【视频】Zynq UltraScale + RFSoC 设计方法

judy 在周三, 07/15/2020 - 15:08 提交

2019 XDF 演示文稿：RFSoC 工具和多频带支持示例。

每日头条

有很多文档都描述了AI Engine的架构和性能参数，但是看完这些后，现实中遇到的问题最多的是这个AI Engine到底怎么用

系统看门狗定时器（System WatchDog Timer）通常用于嵌入式系统，可以有效的防止软件错误、系统死锁、篡改以及意外行为

AMD首席执行官苏姿丰和计算与图形部门高级副总裁/总经理 Jack Huynh 均回答了行业分析师提出的有关 AMD 人工智能硬件战略的性质以及如何看待其产品组合的问题

在 AMD FPGA 中，当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时，通常会引入时钟相移。

AI热潮造就GPU繁荣的同时，也让扮演关键角色的HBM热度高居不下，成为当前AI赛道的新兴爆发风口

更新后的 Satellite Communications Toolbox 支持场景建模以及通信系统和链路分析

探讨了汽车行业的未来发展，从 ADAS、主动安全性到有监督/无监督自动驾驶

本文介绍如何配置C-model参数和IP匹配。

【视频】使用面向 Zynq UltraScale+ RFSoC 的 System Generator for DSP	Zynq Ultrascale+ 可为工业、汽车及航空市场的混合关键性应用提供确定性处理	【视频】在 IPI 中创建 ADC 系统
【视频】使用 RFSoC Gen 3 的数字辅助 RF 功率放大器	在 Zynq UltraScale+ RFSoC Gen 3 上使用 Full Tile Time Interleaving 的 10GSPS RF ADC 原型示例	Zynq UltraScale+ RFSoC ZCU111 评估套件

最新文章