通过 Vitis 实现高级 RTL 内核集成

judy 在周二, 08/17/2021 - 09:33 提交

每日头条

本文介绍在Vivado中用工程模式使用DFX流程以及需要注意的地方。

AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列自适应 SoC 为 AI 驱动和经典的嵌入式系统提供了单芯片智能性实现性能

在使用DFX流程时，有用户希望在完成初始Configuration的Implementation之后，能加速后续RM的实现过程

有很多文档都描述了AI Engine的架构和性能参数，但是看完这些后，现实中遇到的问题最多的是这个AI Engine到底怎么用

系统看门狗定时器（System WatchDog Timer）通常用于嵌入式系统，可以有效的防止软件错误、系统死锁、篡改以及意外行为

AMD首席执行官苏姿丰和计算与图形部门高级副总裁/总经理 Jack Huynh 均回答了行业分析师提出的有关 AMD 人工智能硬件战略的性质以及如何看待其产品组合的问题

在 AMD FPGA 中，当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时，通常会引入时钟相移。

AI热潮造就GPU繁荣的同时，也让扮演关键角色的HBM热度高居不下，成为当前AI赛道的新兴爆发风口

【视频】利用 Xilinx Vitis 加速 AI 摄像头开发	超越 CPU 及 GPU 性能的Vitis加速应用 C++ 内核开发实例	【视频】Vitis™ 统一软件平台简介 (中文字幕）
Vitis 从入门到实践，需要几“部”？	【视频】XDF 2019演讲回放 \| 简介：面向云至边缘的 Vitis AI	【视频】Vitis 命令行流程中的 GDB 调试

最新文章