R系列PXIe总线高性能技术用于自定义数字应用

1. 概述
NI R系列多功能RIO设备具有用户定义的板载处理功能,使系统定时及触发具有高度的灵活性。 R系列硬件采用用户可编程的FPGA来替代用于控制设备功能的固定式ASIC芯片,使得所有模拟和数字I/O通道均可针对特定应用进行配置。 使用LabVIEW FPGA模块,您无需深入了解硬件描述语言就可以通过LabVIEW控制硬件来实现智能数据采集、闭环控制、数字通信协议、传感器仿真和内联信号处理等功能。

图1. LabVIEW RIO架构

LabVIEW RIO架构

十多年来,工程师和科学家们已经使用R系列设备和LabVIEW可重配置I/O架构来增强基于PC的电子系统的功能,进而获得应用所需要的性能、稳定性和确定性。 这篇白皮书主要介绍了PXIe总线数字I/O类的R系列设备,这是R系列家族中最新的高性能技术,可用于自定义数字应用。

2. Kintex-7 提升性能和功能
Xilinx公司的Kintex-7 FPGA拥有和前代高端FPGA相同的资源容量和性能,但是功耗仅为前代高端FPGA芯片的一半,非常适用于PXIe总线数字I/O类的R系列设备。 与前代数字I/O类R系列设备相比,功耗的大幅降低使得每个设备可以分配更多的数字信号处理(DSP)资源。 随着逻辑资源和DSP资源的增多,您可以借助使用愈加广泛的信号处理技术和实时分析技术来实现更复杂的算法,解决日益增长的I/O数据速率和当今应用复杂程度所带来的问题。 表格1比较了PXIe总线数字I/O类R系列设备所使用的FPGA和前代PXI总线R系列设备使用的FPGA。

R系列设备

FPGA

逻辑门

触发器

6输入查找表

DSP48片

嵌入式块RAM(kbit)

PXI-7811R

Virtex-II 1M

1M

 

 

40

720

PXI-7813R

Virtex-II 3M

3M

 

 

96

1,728

PXI-7841R

PXI-7851R

Virtex-5 LX30

-

19,200

19,200

32

1,152

PXI-7842R

PXI-7852R

Virtex-5 LX50

-

28,800

28,800

48

1,728

PXI-7853R

Virtex-5 LX85

-

51,840

51,840

48

3,456

PXI-7854R

Virtex-5 LX110

-

69,120

69,120

64

4,608

NI PXIe-7820R/7821R

Kintex-7 160T

-

202,800

101,400

600

11,700

NI PXIe-7822R

Kintex-7 325T

-

407,600

203,800

840

16,020

表1. PXI和PXIe总线R系列设备中的FPGA比较

3. 新特性
PXIe总线数字I/O类R系列设备具有一些优于PXI总线R系列设备的新特性。 这些特性包括用户可选择的逻辑电平、更快的数字I/O速率、DRAM选项、更高的数据流盘能力以及外部时钟输入。

R系列设备使用一个可编程的FPGA来替代固定功能的ASIC芯片来控制设备的功能,所以您可以通过配置I/O来满足特定应用需求。 使用LabVIEW FPGA,单块硬件就可以满足最苛刻的要求,并且可以轻松重配置以满足将来应用的需求。 图3的例子展示了如何使用LabVIEW FPGA编程实现在R系列设备的数字I/O线上连续读写数据。

图3. 使用R系列设备实现简单的DIO功能

使用R系列设备实现简单的DIO功能

可选的数字逻辑电平
R系列设备的灵活性使得诸如与自定义数字协议进行通信等关键应用的实现成为可能。 例如,您可以把协议编解码部分放到R系列设备的FPGA上从而减轻您的上位机CPU处理负担,简化上位机程序,使上位机程序直接使用数据进行工作而不用接触底层协议信号。 另一个例子是和某些设备进行协议通信,这些设备需要在一个固定的时间范围内响应特定的信号。 FPGA通过板载资源处理特定的数据而不用把数据在FPGA和CPU之间来回传递,FPGA降低了延时,使您有能力实现第二个例子中提到的需求。 然而,并非所有的待测设备(DUT)都有相同的通信逻辑电平。 可编程选择数字逻辑电平的功能让您在使用PXIe总线数字I/O类R系列设备的时候,能够直接与DUT连接,可编程选择的数字逻辑电平包括:3.3V,2.5V,1.8V,1.5V和1.2V。

图4. PXIe总线数字I/O类R系列设备提供可选择的数字逻辑电平

PXIe总线数字I/O类R系列设备提供可选择的数字逻辑电平

更快的DIO速率
除了可选择数字逻辑电平以外,PXIe数字I/O类R系列设备与前代设备相比还提供了更快的DIO速率。 这些新设备上的DIO支持的最高频率可达80MHz。

R系列设备

最高DIO频率:

需要的线缆(专门用于数字连接器)

需要的接线端子

PXI-781xR

PXI-784xR

PXI-785xR

20 MHz

SHC68-68-RDIO

SCB-68A

NI PXIe-782xR

80 MHz

SHC68-C68-RDIO2

SCB-68 HSDIO

表2. PXI和PXIe数字I/O类R系列设备的最大DIO频率和需要的附件

为了支持更高的速率,NI设计了新的线缆和接线盒附件。 PXIe数字I/O类R系列设备使用SHC68-C68-RDIO2线缆和SCB-68 HSDIO接线盒替代前代设备使用的SHC68-68-RDIO线缆和SCB-68A接线盒。

图5. PXIe数字I/O类R系列设备使用高性能附件支持对高性能信号的访问

PXIe数字I/O类R系列设备使用高性能附件支持对高性能信号的访问

这些附件在FPGA和DUT之间提供阻抗匹配连接,这允许R系列设备运行在更高的速率上,同时还具有高度的信号完整性。

DRAM
许多高性能仪器使用DRAM作为本地存储。 PXIe数字I/O类R系列设备提供DRAM资源,这样您可以完全自由地把这种形式的本地存储资源整合到您自己的应用中。 典型的DRAM用途包括为基于记录的采集/生成应用提供简单的本地存储,以及为通道仿真实现长延时链等。

R系列设备

FPGA

DRAM

NI PXIe-7820R

Kintex-7 160T

-

NI PXIe-7821R

Kintex-7 160T

512 MB

NI PXIe-7822R

Kintex-7 325T

512 MB

表3. PXIe R系列DRAM选项

数据流盘
许多应用需要把数据从一个地方流盘到另一个地方。 这种数据流盘可以是在主机CPU和单个硬件模块之间,也可以是从一个模块到另一个模块而根本不经过主机。 第一种主机和R系列设备上的FPGA之间进行的数据流盘通过一个DMA FIFO来实现,DMA FIFO允许FPGA像使用自己的资源一样使用主机的RAM来在FPGA之间传输数据。 前代的R系列设备具有3个DMA FIFO,这3个DMA FIFO在单方向上可以独立使用。 使用PXIe-782x R系列新家族成员,您可以访问16个独立的DMA通道,这16个通道您可以用于传输数据,传输方向可以是从终端到主机也可以是从主机到终端。

第二种流盘是完全不经过主机的模块到模块的方式。 这一过程就是大家熟悉的点对点(P2P)数据流盘。 NI P2P数据流盘技术使用PCIe总线,允许多个仪器之间直接点到点传输数据,不用经过主机处理器或者内存。 该技术使得一个系统中的设备之间可以共享信息而不会加重其他系统资源的负担。 除了PXIe总线的数字I/O类R系列设备,PXIe总线的FlexRIO模块也支持NI P2P技术,PXIe总线的数字化仪、矢量信号分析仪、矢量信号发生器和任意波形发生器也都支持NI P2P技术。 打算了解更多关于P2P数据流盘的信息,请访问点对点数据流介绍。

外部时钟
当使用前代R系列设备编程时,您得使用40MHz时基或者从时基衍生出一个时钟来。 时基为硬件中的数字信号,可用作FPGA应用的时钟。 衍生时钟是由时基创建而来的一个时钟,您同样可以使用衍生时钟作为FPGA应用的时钟。 时基和衍生时钟有助于您指定单周期定时循环的执行速率。 然而,当您在LabVIEW项目中创建一个衍生时钟时,LabVIEW会找一个FPGA实际支持且与目标频率最接近的频率作为衍生时钟的频率,这样的频率也许不能满足您的特定应用的需求。 在PXIe总线的数字I/O类R系列设备中,您可以把多达4个外部的稳定时钟源导入到LabVIEW中,并以这些指定的时钟速率驱动您的DIO,这4个外部时钟源每个支持的最高频率可达80MHz。

图6.PXIe总线的数字I/O类R系列设备使您可以导入最高80MHz的外部参考时钟

PXIe总线的数字I/O类R系列设备使您可以导入最高80MHz的外部参考时钟

4. 其他资源

浏览PXIe总线的数字I/O类R系列产品

查看R系列设备、产品概述、优势和技术资源

了解更多关于在LabVIEW中R系列设备的编程