初级知识库

提供FPGA设计开发的初级知识包括基本的器件结构、产品动态,方案介绍等等,为FPGA开发人员提供FPGA最基础的知识。

大家好,我是 “XDF小助”,首先欢迎各位参加即将在明天拉开帷幕的 XDF(赛灵思开发者大会)。在参会期间,如果您需要帮助的时候,请召唤我吧,我将竭诚为您服务......

各位已经注册并获得批准的小伙伴!从现在开始你们可以用 “XDF 小助” 的小程序来帮你提前了解大会信息了。

使用方式:

打开赛灵思官方微信在菜单栏即可找到 “XDF小助”了。

进入界面之后请输入您的注册邮箱(注意:是注册邮箱哦)或者您的注册手机号即可进入。

赛灵思 FPGA 助力 NGCodec H.265 标准尽快进驻华为云

赛灵思公司(Xilinx, Inc.,(NASDAQ: XLNX))、华为和 NGCodec 今天宣布开发中国首款云端高效率视频编码 (HVEC) 解决方案。该解决方案独家采用赛灵思 Virtex UltraScale+™ FPGA 和 NGCodec 的全新 H.265 视频编码器。该技术将进驻华为云 FACS(FPGA 加速云服务器)并在年底前投入使用。这将在中国的可扩展云基础设施中实现首个使用FPGA的广播质量级的实时流媒体解决方案。

赛灵思云视频高级市场营销经理Sean Gardner 表示:“把赛灵思功能强大、灵活应变的 FPGA 技术与 NGCodec 全新 HEVC 编码器相结合所形成的这种独特组合能实现一系列以往无法实现的解决方案。华为率先把这种解决方案运用在了自己的云基础设施上,并把该技术引进中国——世界上规模最大的实时视频流市场,华为引领着这个行业的发展。”

在中国,视频流是一项主要工作负载,企业正在纷纷努力推出基础设施,以满足强劲视频流快速增长或者高峰需求。传统上,企业采用 GPU 运行 HVEC,但赛灵思 FPGA 能以相同的视觉质量将比特率降低 35-45%,从而带来了带宽和存储成本的巨大改善。

Xilinx+AWS F1+VP9带来30倍实时转码性能提升

在实时、海量、高并发视频的场景下,FPGA加速找到了自己的发展空间,弥补了VP9在编码复杂度方面的不足,专利费的优势也得以体现。

在上周圣何塞举行的XDF(Xilinx开发者论坛)上(视频回放 https://www.xilinx.com/video/events/xdf-2018-silicon-valley-keynote.html... ),Twitch Principal Research Engineer 沈悦时分享了如何通过一系列方案提升实时编码效率,并降低带宽使用。Twitch使用了AWS F1 FPGA集群,这个集群使用了Xilinx+NGCodec方案,Codec采用了VP9,整体下来为Twitch节省了25%的带宽,性能(1080p编码帧率)是CPU方案的30倍。

Twitch为什么没有采用HEVC方案?NGCodec的CEO Oliver Gunasekara在NAB2018上接受Jan Ozer采访时表示:
高端市场倾向于使用HEVC编码器。众所周知,苹果公司支持使用HEVC编码器。iPhone手机非常受欢迎,但是由于Android和Chrome用户群不断增长,目前大众市场正在大量使用VP9编码器,事实上几乎所有的芯片组都同时支持这两种编码器。

Alveo U250 数据中心加速器卡

Xilinx® Alveo™ U250 数据中心加速器卡旨在满足现代数据中心不断变化的需求,为重要工作负载(包括机器学习推断、视频转码和数据库搜索与分析)提供比 CPU 高 90 倍的性能。Alveo 加速器卡建立在 Xilinx 16 nm UltraScale™ 架构基础之上,能适应不断变化的加速要求和算法标准,能在不改变硬件的情况下,加速任何工作负载,并能降低总体拥有成本。

启用 Alveo 加速器卡是 Xilinx 及合作伙伴应用的一个生态系统,主要面向数据中心的工作负载。对于定制解决方案,Xilinx 应用开发工具套件 (SDAccel™) 和机器学习套件可为开发人员提供将差异化应用推向市场的各种工具。

主要性能和优势

快速 — 最高性能
就重要工作负载而言,性能比 CPU 高 90 倍,成本仅为 CPU 的 1/3
与基于 GPU 的解决方案相比,推断吞吐量提高 4 倍以上并具有 3 倍的时延优势

灵活应变 — 加速任何工作负载
使用相同的加速器卡对视频处理至任何工作负载进行机器学习推断
随着工作负载算法的发展,使用可重配置硬件,适应性比固定功能加速器卡产品使用周期更快

Alveo U200 数据中心加速器卡

Xilinx® Alveo™ U200 数据中心加速器卡旨在满足现代数据中心不断变化的需求,为重要工作负载(包括机器学习推断、视频转码和数据库搜索与分析)提供比 CPU 高 90 倍的性能。Alveo 加速器卡建立在 Xilinx 16 nm UltraScale™ 架构基础之上,能适应不断变化的加速要求和算法标准,能在不改变硬件的情况下,加速任何工作负载,并能降低总体拥有成本。

启用 Alveo 加速器卡是 Xilinx 及合作伙伴应用的一个生态系统,主要面向数据中心的工作负载。对于定制解决方案,Xilinx 应用开发工具套件 (SDAccel™) 和机器学习套件可为开发人员提供将差异化应用推向市场的各种工具。

主要性能和优势

快速 — 最高性能

  • 就重要工作负载而言,性能比 CPU 高 90 倍,成本仅为 CPU 的 1/3
  • 与基于 GPU 的解决方案相比,推断吞吐量 提升 3 倍以上并具有 3 倍的时延优势
  • 灵活应变 — 加速任何工作负载

  • 使用相同的加速器卡对视频处理至任何工作负载进行机器学习推断
  • PYNQ 和 ZYNQ 对比

    PYNQ = Python + ZYNQ —— ZYNQ部分功能的Python化

    PYNQ

    优点:

    1、 Python用于ZYNQ开发,Python库和FPGA硬件库可以直接调用,极大加快开发进程、缩短开发周期、降低开发难度,更方便、快捷;

    2、 用PYNQ开发,当Python有更加有效的可用库时(如图像处理—OpenCV),其性能要比C/C++开发更强。

    缺点:

    目前,PYNQ还不支持任何高级的综合,也无法将Python应用直接移植到FPGA中,仅能调用已有库。

    ZYNQ

    优点:

    一般基于C/C++开发,功能更全面、扩展性更强。

    缺点:

    没有PYNQ方便快捷、易上手,缺少Python那些强大功能库的支持。

    注:

    1、 PYNQ目前库有:Python库+FPGA硬件库(目前仅有2个:PYNQ-API接口+overlay);

    一文教你搞定FPGA有符号数、无符号数难题

    在设计中,所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算,对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作,无符号数直接采用“*”运算符,有符号数运算可通过定义输出为 signed 来处理。

    通过“*”运算符完成有符号数的乘法运算。
    module ceshi (out, clk, a, b);
    output [15:0] out;
    input clk;

    //通过 signed 关键字定义输入端口的数据类型为有符号数
    input signed [7:0] a;
    input signed [7:0] b;

    //通过 signed 关键字定义寄存器的数据类型为有符号数
    reg signed [7:0] a_reg;
    reg signed [7:0] b_reg;
    reg signed [15:0] out;

    wire signed [15:0] mult_out;
    //调用*运算符完成有符号数乘法
    assign mult_out = a_reg * b_reg;

    always@(posedge clk)
    begin
    a_reg <= a;
    b_reg <= b;
    out <= mult_out;
    end

    endmodule

    Avnet 展示了一款突出的集成型工业物联网系统,该系统在 Xilinx Zynq-7000 SoC 上集成机器视觉、马达控制和近场通信 (NFC),不仅可识别和挑选特定物品,随后还可根据用户选择将其放入正确的分配容器中。

    Zynq 的64位全局定时器

    作者:leon_zeng0

    Zynq 有一个64位全局定时器,我觉得有点实用价值,比如精确的实时计算,代码运行时间计算。

    怎么用呢?我就google 了一下,有篇文章推荐查看2个文件。这2个文件名分别是 sleep.c, xtime_l.c。

    这2个文件是Vivado 安装的时候就安装好了的样例程序,我的是在这个目录下:
    C:\Xilinx\SDK\2015.4\data\embeddedsw\lib\bsp\standalone_v5_3\src\cortexa9

    查看这2个文件,就可以清楚其用法了。

    实验:
    在我的helloworld 工程里添加
    #include "sleep.h"
    #include "xtime_l.h"

    然后在main 函数里添加:

    main()

    {

    u64 tbegin,tend;
    long int tdiff;

    print("Begin dealay 5s\n");

    XTime_GetTime(&tbegin);

    sleep(5);

    XTime_GetTime(&tend);

    tdiff=tend-tbegin;

    print("End of dealay 5s");

    新闻摘要

  • Arm和赛灵思(Xilinx)强强联合,将业界最强大、最成熟的嵌入式生态系统优势与赛灵思FPGA的灵活性相结合。
  • 增强版Arm DesignStart项目将助力嵌入式开发人员快速、免费、方便地获取成熟的Arm IP,从而加速并增强FPGA项目开发。
  • 新的零授权费(License)和零版税(Royalty)模式,旨在帮助更多开发人员从业界领先的Arm技术以及覆盖全设备组合的通用软件基础中受益。
  • Arm今天宣布与赛灵思携手合作,通过Arm DesignStart项目将Arm Cortex-M处理器的优势带入FPGA项目开发,助力嵌入式开发人员快速、免费、方便地获取成熟的Arm IP。

    随着科技的持续快速发展和不断突破,业界对产品设计灵活性的需求也随之提升。据预测,2016年至2022年期间,现场可编程门阵列(FPGA)/可编程逻辑器件(PLD)出货量将增长74%。这一发展趋势给OEM厂商带来了更大压力——他们需要以更快的速度和更少的投资开发灵活且基于应用程序优化的设计。为满足这些需求,无论采用FPGA、SoC(系统级芯片)或是单板电脑(SBC)等开发平台,,开发人员必须能够方便地使用业界应用最广的处理器以及最广泛的软件、工具和专业知识。

    同步内容