CPLD

告别选择困难症——区分FPGA与CPLD

如何区分CPLD或FPGA和哪一个更适合自己?这是一个老生常谈的问题,尤其是学生和初学者。如果您也在这个问题上很迷茫,那么就请听小编为您区分FPGA与CPLD。

CPLD

我们先来看看CPLD,在此以Xilinx CoolRunner-II为例。下图是Xilinx CoolRunner-II的架构图。

现在小编为您解释一下上图的内容。

1.该CPLD具有从“功能块1”到“功能块n”开始的功能块很少(在CoolRunner-II CPLD的情况下,此编号范围为2到32)

2.每个功能块的16行输出进入AIM(高级互连矩阵),而40行信号从AIM输入功能块。

3.每个功能块都有16个MacroCell(MC1到MC16)。

4.每个MacroCell都可以访问来自I / O块的16个信号

FPGA和CPLD的区别

1、FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

2、CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件,是从PAL和GAL器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现设计的数字系统。

3、FPGA和CPLD的区别:

①CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。

②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。

【白皮书下载】 CoolRunner-II CPLD产品简介

CoolRunner™-II 1.8V 系列采用非易失性技术提供了业界最高性能的低功耗 CPLD。

CoolRunner-II CPLD 通过提供 DataGATE、先进 I/O 和业界最小尺寸封装等革命性突破特性,功能得到了进一步增强,为解决当今的设计挑战提供终极系统解决方案。

Xilinx:CPLD 的长期来源

如果您正在寻找即开即用的可编程性、万无一失的 I/O 至 I/O 时序、或实现小尺寸低功耗,那么您所需要的恐怕就是一款 CPLD 了。无论是用于电源排序、配置,还是用于监管逻辑,甚至是手持式应用,Xilinx CoolRunner™-II CPLD 都是您的最佳选择。

CoolRunner-II CPLD 提供:

  • 7 年以上的产品供应
  • 运行功耗低至 28 微瓦
  • 封装小至 5x5 毫米
  • 基于CPLD的FPGA从并快速加载方案

    作者: 李春雨 浙江机电职业技术学院电气电子工程学院 中兴通讯技术

    现场可编程门阵列(FPGA)作为专用集成电路(ASIC)领域的一种半定制电路,可以根据设计的需要灵活实现各种接口或者总线的输出,在设备端的通信产品中已得到越来越广泛的使用。FPGA 是基于静态随机存储器(SRAM)结构的,断电后程序丢失后的每次上电都需要重新加载程序。且随着FPGA 规模的升级,加载程序的容量也越来越大,如Xilinx 公司的Spartan-6 系列中的6SLX150T,其加载容量最大可以达到4.125 MB。在通信产品中,要求系统启动快,相应FPGA 加载时间尽可能短,因此其加载方式是产品设计时必须要妥善解决的一个问题。文章介绍了通过复杂可编程逻辑器件(CPLD)对FPGA 加载方式的并行实现,满足通信系统的加载速度快、占用资源少的要求。

    基于CPLD的水下冲击波记录仪的设计

    1.引言
      
    随着大规模集成电路和单片机的迅速发展,复杂可编程逻辑器件(CPLD)具有使用灵活、可靠性高、功能强大的优点,在电子产品设计中得到了广泛的应用。CPLD可实现在系统编程,重复多次,而且还兼容IEEE1149.1(JTAG)标准的测试激励端和边界扫描能力,使用CPLD器件进行开发,不仅可以提高系统的集成化程度、可靠性和可扩充性,而且大大缩短产品的设计周期。由于CPLD采用连续连接结构,易于预测延时,从而使电路仿真更加准确。CPLD是标准的大规模集成电路产品,可用于各种数字逻辑系统的设计。近年来,随着采用先进的集成工艺和大批量生产,CPLD 器件成本不断下降,集成密度、速度和性能都大幅度提高,这样一个芯片就可以实现一个复杂的数字电路系统;再加上使用方便的开发工具,给设计修改带来很大方便。本文以Xilinx公司的CoolRunner系列CPLD芯片为例,实现对水下爆炸时冲击波信号数据的记录。

    问题:有个项目要求用RS232串口对FPGA程序进行升级,硬件方面怎么实现(据说要用到CPLD)?专家解答:我之前做过一个类似的,FPGA的程序放在外部flash中,FPGA中做一个uart接收模块接收rs232数据,然后将数据写入flash中。ise生成文件为.bin格式,bin文件里就是程序

    基于CPLD的FPGA快速动态重构设计

    摘 要: 随着FPGA的广泛应用, 其实现的功能也越来越多, FPGA 的动态重构设计就显得愈发重要。在分析Xilinx Vertex II Pro系列FPGA配置流程、时序要求的基础上, 设计了基于CPLD 的FPGA 快速动态重构方案, 实现了同一硬件平台下多个FPGA 设计版本的在线动态配置和功能重构, 该技术已在工程中成功应用。

    1 引 言
    软件无线电( SDR )的设计思想已成为现今通信的热点, 它以通用、标准、模块化的硬件处理平台为依托, 通过软件编程来实现无线电台的各种功能。硬件处理平台设计为通信系统的关键之一,通用性是其首要考虑的问题, 因为只有具有通用性,才能用软件实现多种功能。由于FPGA ( Field Programmable Gate Array)的现场可编程特性, 故目前硬件处理平台的设计基本上都采用了FPGA + CPU 的架构, FPGA主要用来完成并行和高速处理的功能。

    用XC9500 CPLD和并行PROM配置Xilinx FPGA

    Xilinx FPGA系列可以通过串口配置,本文给出了一个用XC9500和并行PROM对Xilinx FPGA进行串行配置的应用实例。

    用FPGA/CPLD设计UART

    用FPGA/CPLD设计UART

    同步内容