今日头条

赛灵思开发者大会 (XDF) —自适应和智能计算的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))首席执行官 Victor Peng 宣布推出 Versal™ – 业界首款自适应计算加速平台 (Adaptive Compute Acceleration Platform ,ACAP),从而为所有的开发者开发任何应用开启了一个快速创新的新时代。Versal ACAP 整合标量处理引擎、自适应硬件引擎和智能引擎以及前沿的存储器和接口技术,能为所有的应用提供强大的异构加速功能。不过,最重要的是, Versal ACAP 的硬件和软件均可由软件开发者、数据科学家和硬件开发者进行编程和优化,这要归功于其符合业界标准设计流程的一系列工具、软件、库、IP、中间件和框架。

Versal 产品组合基于 台积电(TSMC)的 7 nm FinFET 工艺技术,是第一个将软件可编程性与特定领域硬件加速和灵活应变能力相结合的平台,这对于跟上当今快速的创新步伐至关重要。该产品组合包括 6 个系列的器件,其独特架构针对云端、网络、无线通信乃至边缘计算和端点等不同市场的众多应用提供了可扩展性和 AI 推断功能。

详细揭秘赛灵思第一款ACAP产品Versal

在今天赛灵思开发者大会北京站上,赛灵思CEO发布了第一款7nm工艺的ACAP平台第一款产品Versal,赛灵思产品技术营销高级总监Kirk Saban详细介绍了这款产品。

他说这是一款创新产品,考虑了开发者的需求


他详细介绍了Versal各个模块

作者:Steve Leibson

人们经常需要开发定制的仪器用于实验或生产测试。早期的方法是通过 GPIB/IEEE-488 接口来连接仪器,并通过台式电脑或工作站进行控制。如今流行的则是 PXI 和 PXI Express 机架系统等更加模块化的方法。然而,此类安装可能很昂贵,尤其对于一次性测试或一次性堆叠更是如此。

为加快开发速度并降低定制仪器的成本,设计人员应考虑具有充足板载模数转换器 (ADC) 或数模转换器 (DAC) 资源的单板仪器平台,所有资源均由嵌入式处理器和配套的 FPGA 进行控制。

本文将展示如何使用基于处理器/FPGA 的系统级模块 (SoM) 以及附带的开发工具来开发定制仪器。依托一个由社区支持的仪器设计开放市场,这种仪器开发方式可以避免开发硬件的需要,并可以开发出紧凑的低成本工具,用于开发多种类型的仪器。

仪器系统历史简述

作者:Ambrose Finnerty, 赛灵思 DSP 技术市场管理部

无论是无线还是有线数据通信,保持传输可靠性都是高质量解决方案的基本要求。此类系统的关键构成部分在于高性能软判决前向纠错 (SD-FEC) 功能,发送(编码器)和接收(解码器)路径都需要这个功能。

图 1:典型的数据通信系统

图 1:典型的数据通信系统

告别选择困难症——区分FPGA与CPLD

如何区分CPLD或FPGA和哪一个更适合自己?这是一个老生常谈的问题,尤其是学生和初学者。如果您也在这个问题上很迷茫,那么就请听小编为您区分FPGA与CPLD。

CPLD

我们先来看看CPLD,在此以Xilinx CoolRunner-II为例。下图是Xilinx CoolRunner-II的架构图。

现在小编为您解释一下上图的内容。

1.该CPLD具有从“功能块1”到“功能块n”开始的功能块很少(在CoolRunner-II CPLD的情况下,此编号范围为2到32)

2.每个功能块的16行输出进入AIM(高级互连矩阵),而40行信号从AIM输入功能块。

3.每个功能块都有16个MacroCell(MC1到MC16)。

4.每个MacroCell都可以访问来自I / O块的16个信号

【视频】:Zynq UltraScale+ RFSoC 评估工具演示

该视频演示了 RFSoC RF 数据转换器评估工具,该工具可对 Zynq UltraScale + RFSoC ADC 和DAC 进行性能评估。

同类首创:支持 FPGA 逻辑的多 Gb ADC/DAC 采样套件

作者:Joe DeLaere,赛灵思 Zynq UltraScale+ RFSoC 套件产品市场经理

赛灵思推出了新款 Zynq UltraScale+ RFSoC ZCU111 评估套件,用于支持 RF 级模拟设计评估,便于广大用户亲身尝试这款颠覆性技术。该套件属于同类首创,采用 Zynq UltraScale+ RFSoC ,整合了多 Gb ADC 和 DAC 采样功能以及 FPGA 逻辑。

同类首创!!!!!
这款套件为什么是首创?所有其他类型 RF-ADC/DAC 均为分离式架构,这就需要购买 FPGA 评估卡外加ADC / DAC 子卡,并通过 FMC 或其他连接器进行连接。分离式实现方案在可用性和设计方面都面临一些挑战。分离式 ADC/DAC 解决方案的高速收发器功耗很高,此外 FPGA 和 DAC/ADC 之间的串行连接功耗也较高,例如 DAC/ADC 和 FPGA 之间的标准接口 JESD204。对通道数量较高的应用而言(如 8x8),这就会额外增加 28W 的功耗。

同一个厂商,同一个设备,同一个参照设计

用Python玩FPGA背后的故事

近日,想必各位科技爱好者的朋友圈都被一篇发表在第25届IEEE国际讨论会上,用Python开发FPGA的论文刷屏了吧,那么这是如何实现的呢?今天,就请各位看官和小编一起来了解一下,这个构想的实现基础——PYNQ。

图为该篇论文

图为该篇论文

开发套件:SingleA Virtex-7 2000T 模块

产品编号:TAILMV2000SA-ES
供应商:S2C Incorporated
器件支持:Virtex-7

产品描述
SingleA Virtex-7 2000ES Prodigy 逻辑模块不仅可采用一个赛灵思 Vitex-7 2000ES FPGA 器件保持多达 2000 万个 ASIC 门的设计,而且还具有板上 DDR3 SO-DIMM 插口。该 Prodigy 逻辑模块现在支持 16 个高速 Gb 收发器通道,运行速度高达 6Gbps,适合 PCIe、SATA 和 XAUI 等各种高速接口。除了现有 USB2.0 端口支持 FPGA 下载、可编程时钟生成和自测试等普及型运行时间软件特性外,最新 V7 Prodigy 逻辑模块现在还可通过以太网线缆支持这些运行时间特性,因此可远程控制 FPGA 硬件。此外,S2C 还新增了大量最新运行时间特性,如 I/O 电压设置以及通过软件控制进行时钟频率回读等。

主要性能和优势

  • 基于 Virtex 7 的 SoC/ASIC 原型设计
  • 购买请点击: https://china.xilinx.com/products/boards-and-kits/1-2cbi94.html ,并了解:

  • 配套技术文档
  • 用于汽车ADAS SoC的数据转换器IP

    作者:Manuel Mota,Synopsys公司模拟IP部产品营销经理

    需要数据转换器的传感器应用涉及十分广泛的范围,例如用于识别不同发动机状态的温度传感器,或者支持汽车驾驶辅助系统(ADAS)的雷达/激光雷达等。涉及到数据转换器的其他应用还包括用于与其他车辆或固定网络进行通信的无线收发器。数据转换器IP(“模拟-数字”和“数字-模拟”)为汽车片上系统(SoC)提供了多种模拟传感器的接口。对于ADAS而言,电子系统及其组件,例如SoC和IP,都必须提供最高程度的可靠性和安全性,同时还要能够经受极端温度范围考验并具备较长的使用寿命。由于这个原因,汽车电子系统及其组件必须遵守一套严格的汽车可靠性和功能安全性标准。

    本文将简要介绍汽车可靠性标准,并将重点讨论一些用来满足汽车要求的高效、优化的程序。后者主要是通过在IP(例如数据转换器)与包含IP的SoC功能模块之间对功能安全性要求进行审慎划分而实现的。

    可靠性设计
    汽车电子委员会(AEC)已经为汽车行业制定了一套认证标准。AEC-Q100标准定义了SoC及其组件(例如IP)必须支持的、规定的温度等级从0级到3级不等,具体取决于希望SoC或IP正常运行的最高环境温度(参见表1)。

    同步内容