Silexica

2018年10月23日 - Silexica发布了多核软件开发工具SLX的最新版本,新版的FPGA和C/C++功能得到大幅增强。SLX工具是目前业界首款用于FPGA的工具,该软件全面支持Xilinx的SDSoC开发环境,在进入高阶综合(High-Level Synthesis,HLS)之前即可进行软硬件开发探索,保证HLS的进行过程更加精确高效。SLX for C/C++则可提供子对象报告和共享变量分析,为最新平台上的代码提供了更加全面的理解,无需再花费时间进行人工手动分析,更大大节省了设计时间。同时,SLX还添加了更多的平台模型(例如 Renesas R-Car H3和RISC-V),真正实现软硬件优化。

SLX 2018.10最新版本的主要新功能有:

SLX for FPGA功能增强

SLX for FPGA可对C/C++代码进行深入分析,全面了解软件相互依赖性、应用程序热点以及并行化机会,真正实现带有FPGA的异构多核SoC的代码优化。该工具可在软硬件探索后针对您的C/C++代码提供建议,甄别出适合留存ARM处理器或是适合在 FPGA架构进行加速的特定部分的C/C++代码。此外,新版更够更加紧密地与Xilinx的SDSoC开发环境进行集成。

C/C++系统仿真的变量分析功能

  • 业界首款解决方案,用来分析用于 RISC/FPGA 设计空间探索的 C/C ++ 代码,从而优化硬件/软件分区。
  • 与赛灵思 SDSoC 开发环境和 Vivado Design Suite 完全集成,可简化 SLX 优化代码的合成。
  • 致力于打造适用于异构多核器件的 SLX 编程工具的Silexica (silexica.com),目前通过赛灵思开发者大会 (美国硅谷, 中国北京, 德国法兰克福)发布并演示其最新版 SLX ,用于满足基于赛灵思 Zynq SoC及其它带 Arm 处理器的器件需求。在为 FPGA 卸载加速机会分析 C/C ++ 代码时,SLX FPGA 流程可识别应用热点,这些热点可为提高系统性能提供最大的潜力。

    SLX FPGA 流程包括对 C/C ++ 代码可综合性的检查以及对通过将软件功能卸载到 FPGA 可实现的性能提升的估计。开发人员可以从单个流程中获益,该流程可用于优化 Arm Cortex-A 处理器和 FPGA 架构的 C/C++。SLX FPGA 流程提供业界首款完整的 C/C++ 优化解决方案,为用户提供对其应用的深入了解,以指导 FPGA 设计空间探索来融合优化的硬件/软件。

    同步内容