针对赛灵思(Xilinx)可编程片上系统的硬件加速方案的研究

张 宇,冯 丹
(华中科技大学计算机科学与技术学院,湖北武汉430074)
E mail: yuzhangl3@gmail.com
当前嵌入式计算应用不断增加,嵌入式系统需要具备相当的处理能力以满足应用需求.在系统中耦合一个专用硬件处
理模块来加速某种计算机密集型应用是一种被广泛采纳的有效手段.针对基于Xilinx FPGA的可编程片上系统,从体系结构角度分别研究了三种形式的硬件加速方案:(1)与CPU耦合的协处理器;(2)挂接在PLB总线上的加速器;(3)挂接在MPMCSwitch Fabric上的加速器.分析了三种方案各自的特点.在实验环节选取了128位AES加密算法,并在Xilinx Virtex5器件上做了硬件实现,结果表明基于MPMC扩展的加速器方案性能较好,CPU占用率最低.

附件大小
针对赛灵思(Xilinx)可编程片上系统的硬件加速方案的研究401.73 KB