《LogiCORE™ IP Initiator/Target v3.1 for PCI 入门指南》提供经过全面验证的32 位和64位预实现PCI 总线接口。本指南讲述支持的基于 Virtex™ 和 Spartan™ 架构的32 位和64位核的设计流程，并且介绍 Cadence® IUS v5.8 中的示例设计。

指南内容
本手册包含以下各章：
• 第1 章“入门”讲述核及有关信息，包括附加资源、技术支持以及向 Xilinx 提交反馈。
• 第2 章“核许可”提供有关核安装和许可的信息。
• 第3 章“针对系列的考虑事项”讲述针对指向 Virtex 和 Spartan 器件的核的设计考虑事项。
• 第4 章“功能仿真”讲述如何使用支持的功能仿真工具（包括 Cadence® IUS 和Mentor Graphics® ModelSim®）进行示例设计仿真。
• 第5 章“综合设计”讲述如何使用支持的综合工具（包括 Synplicity® Synplify®、Exemplar Leonardo Spectrum 和 Xilinx XST）综合示例设计。
• 第6 章“实现设计”讲述如何使用 ISE™ 软件附带的支持的 FPGA 实现工具实现示例设计。