技巧:基于赛灵思 ISE软件平台用VHDL实现FPGA电路设计

101
-100

赛灵思 ISE集成综合环境是赛灵思公司的现场可编程逻辑器件数字电路开发工具集,其集成的工具可以使设计人员方便、快速地完成FPGA/CPLD数字电路开发全过程。通过介绍一个16进制加法器的设计实现实例。描述了如何基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。

附件大小
基于赛灵思 ISE软件平台用VHDL实现FPGA电路设计 244.37 KB