下载中心

HIL测试软件基础动力总成HIL测试的主要考量因素

发表于:01/02/2019 , 关键词: ​HIL​仿真, 动力总成
本指南介绍 了动力总成HIL测试的最佳工程实践 本应用指南介绍了动力总成HIL测试的最佳工程实践。 通过本指南,了解高效构建HIL测试仪所需的工具和视角,以确保最大化测试覆盖率以及系统能够满足未来的技术要求。

【直播PPT下载】:如何打造完美的工业4.0 人机界面

发表于:12/25/2018 , 关键词: 人机界面, 工业4.0
从工厂自动化的操作面板到医患监护系统,物联网正改变着所有类型的人机界面(HMI),并因而将网络安全和功能安全,以及混合了云端和本地断的数据扩展至所有这些可视化的信息交互节点。

【白皮书下载】:在亚马逊 EC2 云端使用 Xilinx工具 和 InTime 优化设计

发表于:12/12/2018 , 关键词: Amazon -EC2, InTime, 亚马逊
这篇白皮书阐明了InTime和Xilinx软件是如何通过调整编译参数以及运行并行编译来优化FPGA时序性能的。InTime通过机器学习来决定一个FPGA设计的综合和布局布线的最佳配置组合。

【白皮书下载】:用 Zynq UltraScale+ MPSoC 满足汽车 ESD 和 SEED 要求

发表于:11/27/2018 , 关键词: ESD, SEED, WP500
作者:James Karp、Michael J. Hart、Wai Kooi Wong、Krimo Semmoud、Desmond Yeo 赛灵思 ESD 白皮书 WP433 [参考资料 1] 总结了半导体行业的规模化趋势“摩尔定律”如何导致组件级 ESD 抗扰性的降低。从 28nm 7 系列器件开始,赛灵思 FPGA 的 ESD 抗扰性比前几代降低了约50%。为了补偿和减轻这种 ESD... 阅读详情

【下载】Alveo 产品选型指南

发表于:11/20/2018 , 关键词: Alveo
下载完整版Aleo产品选型指南,即可开始您的加速之旅。

【入门指南】:Alveo 数据中心加速器卡 (UG1301)

发表于:11/16/2018 , 关键词: Alveo, UG1301, 数据加速器卡
本文档提供了 Alveo U200 和 U250 数据中心加速器卡的软硬件安装流程。 Alveo U200 和 U250 卡符合 PCI Express Gen3 x16 并采用赛灵思 UltraScale+ 架构。您可以使用这些卡加速计算密集型应用,如数据库加速、机器学习、数据分析和视频处理等。 软件安装流程: 用于部署:部署软件便于您在您的机器上预先编译完成对应用,其组成包括赛灵思 XRT... 阅读详情

【数据手册】Alveo U200 和 U250 数据中心加速卡(DS962)

发表于:11/15/2018 , 关键词: Alveo-U200, 今日头条, 数据加速器卡
赛灵思 Alveo U200 和 U250 数据中心加速器卡属于符合 PCI Express Gen3 x16 的加速器卡,设计用于加速密集型计算强度应用,包括机器学习、数据分析和视频处理等。部署 Shell 能让该卡通过 PCI Express 板载存储器完成配置。 Alveo U200和U250产品介绍

【下载】USB 3.2: 最新USB Type-C挑战

发表于:11/06/2018 , 关键词: USB-3.2, USB-Type-C
在本白皮书中,了解如何克服USB 3.2和 USB Type-C 未来的挑战,并成功实施新的 20Gbps 标准。

【白皮书】使用Artix-7 FPGA降低系统功耗和成本

发表于:10/29/2018 , 关键词: WP423, Artix-7
本白皮书讨论了功耗对系统设计的复合影响 - 包括BOM成本 - 以及Artix-7系列如何应对各种应用中的这些挑战。

【白皮书】赛灵思 AI 引擎及其应用

发表于:10/19/2018 , 关键词: AI引擎, Versal, wp506, 今日头条
本白皮书探讨了将赛灵思新 AI 引擎用于计算密集型应用(如 5G 蜂窝和机器学习 DNN/CNN)的架构、应用和优势。 与前几代相比,5G 的计算密度要高 5 到 10倍;AI 引擎已针对 DSP 进行了优化,可满足吞吐量和计算要求,从而提供无线连接所需的高带宽和加速速度。 许多产品中机器学习的采用(通常采用 DNN/CNN 网络的形式)大大增加了计算密度要求。AI 引擎针对线性代数进行了优化,... 阅读详情

【白皮书】使用赛灵思 Alveo 加速器卡 加速 DNN

发表于:10/18/2018 , 关键词: Alveo, DNN, wp504, 数据中心加速器卡, 深度神经网络
Xilinx® 深度神经网络 (xDNN) 引擎使用 Xilinx® Alveo™ 数据中心加速器卡提供高性能、低时延、高能效的 DNN 加速。通过保持较低能源成本以及最大限度地减少实现过程中所需的特定加速器的数量,可以显著降低总体拥有成本 (TCO)。 赛灵思 Alveo 加速器卡在高性能、高能效、灵活的机器学习 (ML) 推断方面表现出色。xDNN 处理引擎已被开发用于一般执行卷积神经网络... 阅读详情

【白皮书】Versal: 首款自适应计算加速平台 (ACAP)

发表于:10/17/2018 , 关键词: ACAP, Versal, 今日头条,wp505
近来涌现的技术挑战迫使业界跳出传统的通用(one-size-fits-all)型CPU标量处理解决方案,进而探讨新的发展方向。大型的矢量处理(DSP-GPU)技术能够解决一些问题,但由于其灵活性欠佳及低效率存储器带宽的使用,导致再次陷入了传统的扩展挑战。传统FPGA解决方案提供可编程存储器层级,但传统的硬件开发流程一直是阻碍数据中心市场等应用领域广泛、大规模采用FPGA的障碍。... 阅读详情

实现更低功耗的更高吞吐量 —— Xilinx业界首款可配置集成型 SD-FEC

发表于:09/13/2018 , 关键词: SD-FEC, wp498, 今日头条
作者:Ambrose Finnerty, 赛灵思 DSP 技术市场管理部 无论是无线还是有线数据通信,保持传输可靠性都是高质量解决方案的基本要求。此类系统的关键构成部分在于高性能软判决前向纠错 (SD-FEC) 功能,发送(编码器)和接收(解码器)路径都需要这个功能。 图 1:典型的数据通信系统 随着数据带宽的不断提升,例如 5G 新无线电 (5G NR) 技术和有线电缆数据服务接口规范 3.1... 阅读详情

Vivado HLS入门(一)

发表于:08/17/2018 , 关键词: Vivado HLS
作者:OpenS_Lee 1 概述 在集成电路行业飞速发展的今天,缩短产品开发的周期而又不牺牲验证过程,这不可避免地成为了商业市场的一个关键因素。Xilinx Vivado High Level Synthesis (即Vivado HLS,高层综合)。这个工具直接使用C、C++或SystemC 开发的高层描述来综合数字硬件,这样就不再需要人工做出用于硬件的设计,像是VHDL 或Verilog... 阅读详情

面向 PCI Express 的 UltraScale FPGA Gen3 集成块提供的 Vivado ILA 使用指南

发表于:08/08/2018 , 关键词: PCI-Express, UltraScale-FPGA-Gen3, Vivado-ILA
PCIe 链路训练及稳定性问题形成了绝大多数互联互通问题。 本文档主要介绍在带集成工具的 Xilinx Vivado 设计套件中调试这些问题的使用案例。 本文档将重点介绍如何通过捕获在 UltraScale FPGA Gen3 集成块中用于 PCI Express 内核的链路训练调试信号来使用 Vivado ILA 进行调试。