赛灵思可编程器件应用设计问答集锦
- 28nmFPGA
- 7系列FPGA
- ASMBL架构
- AURORA协议
- blockram
- DCI
- DDR3
- EDK
- ERROR
- FFT
- FPGA
- GTP
- HPL工艺
- ISE
- LVDS接口
- Matlab
- MicroBlaze
- MIG
- Modelsim
- SP605
- Spartan-3A
- spartan3e
- V7
- Virtex-6
- Virtex-7
- XPE
- XPower-Estimator
- 代理商
- 功耗
- 开发工具
- 时钟速度
- 最小系统开发板
- 重构
- 锁相环
- 3GPP-LTE
- arm7
- BRAM
- ChipScopePro
- Cortex-M1
- DDR
- DDR2
- DDR3
- DLL
- DMA控制器
- DQS
- DRAM
- DSP
- EDK
- EMC
- FEC(前向纠错编码)
- FPGA供电电源设计
- FPGA电源设计
- Generator，面积
- GTH
- GTP
- GTX
- I/O
- impac
- IO
- IPTV
- IP库
- ip核
- ISE
- ISE设计套件
- LC
- LE
- LP-DDR
- LTE
- LUT
- MATLAB
- Matlab相关
- microblaze
- MIG
- MIG仿真
- PCB
- PCB设计
- PCIe
- PLL
- RAM
- ramp-time
- RapidIO
- Rocket
- SDRAM控制器
- Simulink
- Spartan-3
- Spartan-3AE
- Spartan-3E
- Spartan-6
- SSO
- System
- SystemVerilog
- USB接口
- VCCINT
- VCCO
- virtex
- virtex-5
- Virtex-6
- 串行收发器
- 代理商信息
- 以太网MAC
- 低功耗
- 信号完整性
- 功耗
- 同步时钟
- 基站
- 存储器控制器
- 安全加密
- 局部动态可重构
- 嵌入式系统
- 开关速度
- 技术支持
- 抖动
- 抗静电
- 操作系统
- 收发器
- 散热
- 数字滤波器
- 数字电视
- 时序延迟
- 时控制状态机
- 时钟
- 电平转换
- 电源纹波
- 目标设计平台
- 硬核内存控制器
- 算法
- 芯片引脚
- 设计安全
- 赛灵思
- 软件无线电
- 配置
- 重新排序
- 重构
- 重构，局部动态可重构
- 重构，局部动态可重构，配置，ICAP
- 锁相环
- 音视频处理
用户登录
精彩推荐
最新评论
2 天 4 小时之前
2 天 4 小时之前
2 天 5 小时之前
2 天 8 小时之前
3 天 4 小时之前
5 天 3 小时之前
5 天 9 小时之前
5 天 23 小时之前
6 天 5 小时之前
6 天 9 小时之前