赛灵思可编程器件应用设计问答集锦 - 同步时钟

Q: 在FPGA设计中,如何控制同步时钟的数量?
A:

这取决于系统设计所需的同步时钟数，与电源的关系不大。