• 首页
  • 新闻
  • 技术文章
  • 下载中心
  • 视频
  • 博客
  • Xilinx 大学计划
  • 购物专区
  • 论坛
  • FAQ
  • Xilinx官网

赛灵思可编程器件应用设计问答集锦 - 局部动态可重构

Q: 请问在Virtex-5 ML507器件上部分动态可重构是如何实现的?要该平台上实现都使用什么工具,目前有比较可行的技术路线吗?如您有这方面的经验,能否留下联系方式做进一步交流?
A:
Q: 请问Spartan-6支持局部动态可重构(DPR)功能吗?
A:

s6可以支持局部可重构,这是s6和前一代相比的一个新功能。

用户登录

  • 免费注册
  • 重设密码

精彩推荐

FPGA知识库

  • 初级知识库
  • 中级知识库
  • 高级知识库
  • 赛灵思在京成功举办Zynq中国合作伙伴峰会
  • 视频:赛灵思全球高级副总裁亲解Vivado—面向未来十年All Programmable 设计的全新设计套件
  • 视频:赛灵思在EW 2012上展示基于Zynq-7000的医疗和工业设计案例
  • “赛灵思-智翔”杯“电子产品设计及制作”技能比赛圆满闭幕
  • 使用TI解决方案为Xilinx 7系列FPGA提供电源(三)---有中文字幕
  • 使用TI解决方案为Xilinx 7系列FPGA提供电源(二)--有中文字幕
  • 使用TI解决方案为Xilinx 7系列FPGA提供电源(一)---有中文字幕
  • 德州仪器、安富利以及赛灵思专家谈FPGA开发板中的电源解决方案
  • 《RTC 杂志》文章:“设计ASP 类器件:将采用哪些技术?”
  • 是否需要为机器视觉、运动监控或高端安全与监视应用提供理想的解决方案?有方案提供了!
  • 白皮书:通过局部重配置实现PCI EXPRESS 技术的快速配置
  • 如何发现并解决FPGA设计中的时序问题
  • System Generator中的源控制和团队化设计技巧
  • 用Linux 对嵌入式平台软硬件进行现场升级
  • 如何降低降低航空电子应用中的中子触发单粒子翻转效应(NSEU)
  • 用多个Spartan-6 FPGA存储器控制器块创建更宽的存储器接口
  • 用Virtex-6 FPGA GTX 收发器实现三倍速率SDI
  • 赛灵思Virtex-5 FPGA力助LTE仿真器
  • 赛灵思大学计划(XUP)负责人介绍赛灵思培养创新人才的策略
  • 第二届开放源码硬件大赛颁奖典礼
  • FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器
  • FPGA高级设计——时序分析和收敛
  • Timing Closure on FPGAs
  • Xilinx 大学计划
  • 赛灵思FPGA设计高级技巧篇--华为内部资料
  • 如何利用赛灵思工具和技术优化FPGA功耗
  • PCI Express增强型端点模块核的总线主DMA参考设计
  • 利用FPGA 平台构建汽车驾驶辅助系统算法
  • 参考系统:优化PowerPC 440处理器系统性能

最新博文

  • 浅谈学习FPGA心得---转贴Locien的博客
  • XILINX FFT IP仿真心得 (二)--转贴山一程 水一程的博客
  • XILINX FFT IP仿真心得(一) ---转贴山一程 水一程的博客
  • Virtex-6 FPGA SPI Configuration Interface应用的几点建议
  • 赛灵思Xilinx Virtex6 FPGA管脚分布学习心得
  • JPEG解码中桶型寄存器研究
  • modelsim仿真xilinx IP DCM 实例---转贴火枪手的博客
  • VIVADO——让你玩转设计积木,实现创意
  • FPGA工程师:持守梦想or屈于现实?---转载特权同学的博客
  • 《设计者的思想--基于FPGA的数字信号处理》连载二:FPGA使数字系统调试方法发生变革
更多

最新评论

  • 欢迎报名,明天研讨会开始!!!
    1 天 15 小时之前
  • 谢谢你
    1 周 8 小时之前
  • 微博网友回复大M兔:回复@电子创新网张国斌:可以参考808
    2 周 1 天之前
  • pork_jelly:
    2 周 1 天之前
  • 未来大学计划一定会有的!
    2 周 3 天之前
  • http://blog.21ic.com/user1/85
    2 周 4 天之前
  • 只能看看,不能动手 啊,眼馋啊。希望大学计划可以提供试用啊
    2 周 4 天之前
  • 谢谢啊,信息搜集的很多啊,看来大侠准备好好研究vivado
    2 周 5 天之前
  • 自己顶一下,补充两个官方的视频 http://china.
    2 周 5 天之前
  • 开始学习了。
    3 周 2 天之前

热门关键词

LVDS VHDL virtex-5 时序 IP Modelsim 目标设计平台 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品 HDL Zynq-7000 Xilinx可编程逻辑器件设计与开发 DSP Verilog ChipScope FPGA 时序约束 MicroBlaze ARM Spartan-6 Virtex-6 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛 ISE Xilinx EDK FPGA开发 Spartan-3E FPGA开发全攻略 PlanAhead 赛灵思 7系列FPGA
more tags
关于我们 | 法律声明 | 采购声明 | 电子创新网 | Xilinx官方网站
©2006-2012 Xilinx. All rights reserved.
粤ICP备08115057号