• 首页
  • 新闻
  • 技术文章
  • 下载中心
  • 视频
  • 博客
  • Xilinx 大学计划
  • 购物专区
  • 论坛
  • FAQ
  • Xilinx官网

赛灵思可编程器件应用设计问答集锦 - DDR3

Q: 我们用SP605做开发时,用到DDR3的core,结果总是产生一个莫名其妙的IO角,在DDR连接的BANK上,而且其电平为LVCMOS25,导致了IOB不匹配的问题,那位高手遇到过,请指教
A:

用户登录

  • 免费注册
  • 重设密码

精彩推荐

FPGA知识库

  • 初级知识库
  • 中级知识库
  • 高级知识库
  • 带有高速模拟的安富利Kintex-7 DSP 套件介绍
  • Maxim的赛灵思(Xilinx )FPGA模拟方案产品指南
  • 利用赛灵思Spartan-3 系列FPGA 实现安全解决方案
  • 赛灵思存储器接口解决方案信息大全
  • 白皮书:Spartan-3A/3AN/3A DSP FPGA的高级安全机制
  • 赛灵思在京成功举办Zynq中国合作伙伴峰会
  • 视频:赛灵思全球高级副总裁亲解Vivado—面向未来十年All Programmable 设计的全新设计套件
  • 视频:赛灵思在EW 2012上展示基于Zynq-7000的医疗和工业设计案例
  • “赛灵思-智翔”杯“电子产品设计及制作”技能比赛圆满闭幕
  • 使用TI解决方案为Xilinx 7系列FPGA提供电源(三)---有中文字幕
  • 白皮书:通过局部重配置实现PCI EXPRESS 技术的快速配置
  • 如何发现并解决FPGA设计中的时序问题
  • System Generator中的源控制和团队化设计技巧
  • 用Linux 对嵌入式平台软硬件进行现场升级
  • 如何降低降低航空电子应用中的中子触发单粒子翻转效应(NSEU)
  • 用多个Spartan-6 FPGA存储器控制器块创建更宽的存储器接口
  • 用Virtex-6 FPGA GTX 收发器实现三倍速率SDI
  • 赛灵思Virtex-5 FPGA力助LTE仿真器
  • 赛灵思大学计划(XUP)负责人介绍赛灵思培养创新人才的策略
  • 第二届开放源码硬件大赛颁奖典礼
  • FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器
  • FPGA高级设计——时序分析和收敛
  • Timing Closure on FPGAs
  • Xilinx 大学计划
  • 赛灵思FPGA设计高级技巧篇--华为内部资料
  • 如何利用赛灵思工具和技术优化FPGA功耗
  • PCI Express增强型端点模块核的总线主DMA参考设计
  • 利用FPGA 平台构建汽车驾驶辅助系统算法
  • 参考系统:优化PowerPC 440处理器系统性能

最新博文

  • 爷爷的笔记本,我看后石化鸟~~~
  • 浅谈学习FPGA心得---转贴Locien的博客
  • XILINX FFT IP仿真心得 (二)--转贴山一程 水一程的博客
  • XILINX FFT IP仿真心得(一) ---转贴山一程 水一程的博客
  • Virtex-6 FPGA SPI Configuration Interface应用的几点建议
  • 赛灵思Xilinx Virtex6 FPGA管脚分布学习心得
  • JPEG解码中桶型寄存器研究
  • modelsim仿真xilinx IP DCM 实例---转贴火枪手的博客
  • VIVADO——让你玩转设计积木,实现创意
  • FPGA工程师:持守梦想or屈于现实?---转载特权同学的博客
更多

最新评论

  • 知识无新旧,都是有用滴!
    3 天 1 小时之前
  • 老贴仍然很有用哦,学习了,俺是初学者,谢谢分享!
    3 天 16 小时之前
  • 老贴仍然很有用哦,学习了,俺是初学者,谢谢分享!
    3 天 16 小时之前
  • 有人建议:
    3 天 20 小时之前
  • 有大侠问:你的采样时钟是哪一个啊,要是采样时钟低于250M
    3 天 21 小时之前
  •   
    3 天 21 小时之前
  • 欢迎报名,明天研讨会开始!!!
    5 天 17 小时之前
  • 谢谢你
    1 周 4 天之前
  • 微博网友回复大M兔:回复@电子创新网张国斌:可以参考808
    2 周 5 天之前
  • pork_jelly:
    2 周 5 天之前

热门关键词

HDL 时序约束 Zynq-7000 Spartan-6 7系列FPGA EDK VHDL ISE ChipScope “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛 DSP LVDS Spartan-3E PlanAhead 赛灵思 FPGA开发 ARM 时序 Modelsim Xilinx Verilog MicroBlaze virtex-5 目标设计平台 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品 FPGA开发全攻略 FPGA Xilinx可编程逻辑器件设计与开发 PicoBlaze Virtex-6
more tags
关于我们 | 法律声明 | 采购声明 | 电子创新网 | Xilinx官方网站
©2006-2012 Xilinx. All rights reserved.
粤ICP备08115057号