在通过 MIO(FIXED_IO 总线)映射到 PS I/O 引脚的时候,Zynq-7000 PS 外设(例如 GigE 和 SD 等)的输出信号能否通过 ILA 探测?

问题:
如果输出被路由到多路复用 I/O 引脚(MIO 或 FIXED_IO),能否把 ILA 内核连接至往返于外设(在 Zynq PS7 上)的信号,以便分析输出或双向流量?

(1楼)Xilinx专家解答:ILA 和 VIO 内核驻留在

judyzhong 在 星期三, 06/14/2017 - 13:59 发表。

Xilinx专家解答:

ILA 和 VIO 内核驻留在 Zynq PL(架构)中,因此外设的输出信号必须有一个从外设通向该架构的路由路径。

如果外设映射到多路复用 I/O 引脚 (MIO) 上,就没有这些信号前往该架构的路径,驻留在 PL 中的 ILA 或 VIO 也探测不到这些信号。

这些工具将允许 MIO 或 FIXED_IO 把 MARK_DEBUG 设置为“真”,但它们会在综合过程中发出下列警示:

[Chipscope 16-3] Cannot debug net 'design_1_i/MIO[0]'; it is not accessible from the fabric routing.

如果输出从 MIO 总线移动到 EMIO 总线上,从而提供一个通往 PL 架构的路径,这些信号就可通过 ILA 或 VIO 内核探测,但外设的输出将不再路由至 MIO 引脚。

这需要改变管脚,因为信号不仅将穿过该架构,而且还会在通往 SelectIO 引脚(能被 PL 访问)的路径上被探测。

通往 MIO 或 EMIO 的路径如下图 2-3(摘自 zynq-7000 TRIM)所示 (UG585):