面向 MIG 7 系列 DDR3 的设计咨询 - DIMM 接口的数据速率规范更改和组件接口的数据速率咨询

问题描述:
此设计咨询将以 MIG 7 系列 DDR3 设计中显示的模式敏感性通知的形式发布。

使用主动数据模式(例如 PRBS23)时,信道损失和芯片歪斜会降低可用的裕量。

广泛测试已经证实,如果裕量大幅降低,则会限制以指定的最大数据速率执行的可靠操作。

本设计咨询详细介绍了数据速率的限制以及何时推荐更多的设计指南。

(1楼)MIG 7 系列 DDR3 DIMM 接口 单排

judyzhong 在 星期五, 10/13/2017 - 12:01 发表。

MIG 7 系列 DDR3 DIMM 接口

单排 DIMM

1R 的最大数据速率是 1600Mbps。 以 1600Mbps 或更低速率操作的接口不受影响。

2R DIMM

2R 最大数据速率是 1333Mbps。 以 1333Mbps 或更低速率操作的接口不受影响。

MIG 7 系列 DDR3 组件接口

使用 1866Mbps 组件进行设计时,应联系 Xilinx 技术支持,以便针对更多推荐的设计指南进行讨论。

相关信息

如果 Vivado 生成以下警告消息,则该设计咨询中所描述的信息适用:

警告:查看 DAAR 59167 — 更多推荐可能适用于本数据速率。请联系 Xilinx 技术支持

修订历史:

10/06/2015

消除 1800 Mbps 的最大 DDR3 组件数据速率限制 1866Mbps 组件的更多指南备注
单排 DIMM 的最大数据速率设为 1600 Mbps
通过 2015.3 Vivado 消息发送进行更新

(2楼)解决了吗?

zq345456 在 星期三, 11/22/2017 - 15:53 发表。

解决了吗?