2017.3 Vivado IP 流程 — 综合以太网子系统 IP 出错:[Designutils 20-176] 无法打开 XDC 文件“*_board.xdc”

问题描述:

在 Vivado 2017.3 中,我看到了与没有生成的电路板 XDC 文件有关的以下错误。

但 Vivado 似乎认为在综合运行之前,该 IP 核是最新的。

在使用 OOC 生成模式或作为完整设计的一部分时,如果综合 IP 核,就会出错。

例如:

在使用以太网子系统 IP 核综合设计时,会出现一个与缺失的电路板 .xdc 文件有关的错误。

[Designutils 20-176] Cannot open XDC file "c:/project_name/project_name.srcs/sources_1/bd/design_1/ip/design_1_axi_ethernet_0_0/bd_0/ip/ip_1/synth/bd_929b_mac_0_board.xdc

重置和重新生成输出结果,无法解决该问题。

如果关闭并重新打开该项目,就会有一系列与 IP 核没有关系的文件。

(1楼)在 Vivado 2017.3

judyzhong 在 星期五, 11/24/2017 - 15:45 发表。

在 Vivado 2017.3 中发现了一个问题:当正在使用的 IP 有一个硬件评估许可证时,并不是所有层次化 IP (HIP) 的文件都能生成。

在生成过程中,这些文件默认已交付,但不会被 Vivado 发现。

在使用完整许可证时,所有文件都可正确交付。

该问题将在 Vivado 2017.4 中解决。

要解决 Vivado 2017.3 中的这个问题,请在 Vivado Tcl 控制台中设置以下参数,然后重置并重新生成方框图的输出结果。

set_param ips.generation.cacheXitResults false