UltraScale DDR4 — MIG 工具错误地允许为 DDR4 接口禁用内部 VREF

描述

发现问题的版本:DDR4 v5.0

解决问题的版本: 查看 (Xilinx Answer 69035)

所有 DDR4 接口都需要内部 VREF。

查看基于 LogiCORE IP UltraScale 架构的 FPGA 内存接口解决方案产品指南 (PG150),了解更多详情。

然而,MIG 工具错误地允许取消选择内部 VREF 选项(位于 FPGA 选项屏幕上)。

(1楼)解决方案

judyzhong 在 星期二, 02/13/2018 - 10:37 发表。

在下一个版本中,MIG 工具将正确地强制启用内部 VREF。

在此之前,请确保所生成的所有 MIG DDR4 接口都启用了内部 VREF。

在工具中启用内部 VREF,可确保设置了适当的 XDC 约束。

注意:用于 DDR4 的分组专用的 VREF 引脚必须与带有 500 电阻器的接地相连。

此外,虽然 DDR4 需要内部 VREF,但它对于 DDR3 接口而言是可以选择的。