面向 Zynq-7000 SoC 的设计咨询: 静态存储控制器、并行 (SRAM/NOR) 接口 64MB 配置问题

描述
按照 (UG585),并行 (SRAM/NOR) 接口的静态存储器控制器支持:

  • 一个提供多达 26 个地址信号的芯片选择 (CS0) (64MB)
  • 两个提供多达 25 个地址信号的芯片选择 (CS0/Cs1) (32+32MB)
  • 可通过将 MIO1 连接至该存储器的地址位 25 (A25),并设置 slcr.MIO_PIN_01{L2_SEL} = 01(这是地址位 25 输出)来使用第一个配置 (64MB)。

    该配置存在两个问题:

  • 第 1 个问题:在 0xE4000000 至 0xE5FFFFFF 的范围内访问一个地址时,芯片选择 0 (CS0) 不进入工作状态。
  • 第 2 个问题:地址位 25 的逻辑为反向:在访问 0xE2000000 ~ 0xE3FFFFFF 时,A25 为‘1’,而在访问 0xE4000000 ~ 0xE5FFFFFF 时则为‘0’。
  • 下面是 SMC 针对 NOR/SRAM 工作的原理概要:

    slcr.MIO_PIN_01{L2_SEL}
    所访问的地址
    MIO0
    MIO1
    01 (ADDR25)
    0xe200_0000
    1->0->1 (acts as active CS0)
    1 (acts as inverted ADDR25)
    01 (ADDR25)
    0xe400_0000
    0 (acts as inactive CS0)
    0 (acts as inverted ADDR25)
    10 (CS1)
    0xe200_0000
    1->0->1 (acts as active CS0)
    1 (acts as inactive CS1)
    10 (CS1)
    0xe400_0000
    0 (acts as inactive CS1)
    1->1->1 (acts as active CS0)
    00 (GPIO)
    0xe200_0000
    1->0->1 (acts as active CS0)
    1 (reset state, internal pull-up)
    00 (GPIO)
    0xe400_0000
    0 (acts as inactive CS1)
    1 (reset state, internal pull-up)

    (1楼)请参阅这两个 AR:

    judyzhong 在 星期三, 06/13/2018 - 11:44 发表。

    请参阅这两个 AR:

    (Xilinx 答复 61637) Zynq-7000 SoC、SMC 并行 (SRAM/NOR) 接口并未为 64 MB 存储器正确断言 CS0
    (Xilinx 答复 61638) Zynq-7000 SoC、SMC 并行 (SRAM/NOR) 接口 可针对 64 MB 存储器反向地址位 25