请问DCM时钟管理模块为何无法倍频？

2 replies [最后一篇]
星期四, 02/02/2012 - 17:01
lanpad
lanpad 的头像
Offline
Joined: 10/20/2010
积分: 48

用DCM时钟管理模块做一个倍频器

将10MHz输入时钟倍频至40MHz

环境为ISE7.1

所用IP核为IP核：SIngle DCM v7.1，如图1所示：

DCM模块的设置如图2-6所示：

示波器测试发现输出仍为10MHz，没有倍频。

LOCKED_OUT输出为低电平，表明一直未能锁定。

请问是什么原因？

输入10MHz时钟是温补晶振或原子钟，稳定性和抖动没问题。

 

 

附件大小
1.jpg31.2 KB
2.jpg47.79 KB
3.jpg18.54 KB
4.jpg32.06 KB
5.jpg40.31 KB
6.jpg50.56 KB
‹ 输出信号的偏移约束，这个问题纠结死了。 xilinx fpga 能烧程序 不能运行 ›
Top
星期四, 02/02/2012 - 20:07
#1
lanpad
lanpad 的头像
Offline
Joined: 10/20/2010
积分: 48

经过进一步试验发现，必须输入信号频率在18MHz以上时，倍频结果正常、

当采取如图2_warning中的设置时，出现警告，规定了DLL的频率范围。

当输入频率小于18MHz时（输入为10MHz），如果将图2中的设置 Feedback source改为None，如图2_no feedback所示

则倍频之后的结果（40MHz）也可以正常输出。

但请问：此时的倍频结果是否由于无DLL环路锁定而稳定性较差？对输入信号的频结果是否可用？

 

附件大小
2_warning.jpg 67.93 KB
2_no_feedback.jpg 45.94 KB
Top
星期五, 02/03/2012 - 09:48
#2
shaweikang1984
shaweikang1984 的头像
Offline
Joined: 04/15/2011
积分: 16

DLL和DFS是两个独立单元，其各自的输入时钟频率范围指标是不同的。详见器件的ds。

DLL是延迟锁定环，其反馈环路只是为zero-delay功能服务的，DLL并无提高输入时钟信号的稳定性的功能，所以你不必担心在有没有反馈时钟情况下，输出时钟信号质量会优良有别。

Top