首页
新闻
技术文章
下载中心
视频
博客
Xilinx 大学计划
购物专区
论坛
FAQ
Xilinx官网
在ise中如何添加自己的库和包文件
要发表评论,请先
登录
或
注册
No replies
星期二, 03/09/2010 - 14:57
lihaoseu
Offline
Joined:
03/09/2010
积分
: 0
顶
0
踩
0
请高人指点!希望具体点~~谢谢!
‹ Verilog语言谈(1)——ZT
经验分享:写Verilog语言时要有硬件的概念 ›
用户登录
用户名:
*
密码:
*
保持登录状态
免费注册
重设密码
精彩推荐
最新博文
爷爷的笔记本,我看后石化鸟~~~
浅谈学习FPGA心得---转贴Locien的博客
XILINX FFT IP仿真心得 (二)--转贴山一程 水一程的博客
XILINX FFT IP仿真心得(一) ---转贴山一程 水一程的博客
Virtex-6 FPGA SPI Configuration Interface应用的几点建议
赛灵思Xilinx Virtex6 FPGA管脚分布学习心得
JPEG解码中桶型寄存器研究
modelsim仿真xilinx IP DCM 实例---转贴火枪手的博客
VIVADO——让你玩转设计积木,实现创意
FPGA工程师:持守梦想or屈于现实?---转载特权同学的博客
更多
最新评论
知识无新旧,都是有用滴!
3 天 2 小时之前
老贴仍然很有用哦,学习了,俺是初学者,谢谢分享!
3 天 17 小时之前
老贴仍然很有用哦,学习了,俺是初学者,谢谢分享!
3 天 17 小时之前
有人建议:
3 天 21 小时之前
有大侠问:你的采样时钟是哪一个啊,要是采样时钟低于250M
3 天 22 小时之前
3 天 23 小时之前
欢迎报名,明天研讨会开始!!!
5 天 18 小时之前
谢谢你
1 周 4 天之前
微博网友回复大M兔:回复@电子创新网张国斌:可以参考808
2 周 5 天之前
pork_jelly:
2 周 5 天之前
新的论坛主题
在我们学生的眼里看FPGA
好书推荐!《FPGA\CPLD设计工具:Xilinx ISE使用详解》下载
Xinlinx的spartan-3中,一个LUT1的延时是多长?
FPGA菜鸟入门必读
virtex 6板子中时钟的生成
关于Xilinx调用IPcore 与 原语的区别
systemGenerator点击generate产生NETlist,导致matlab和SG都自动关闭
FPGA中RAM IP核的使用
FPGA中memory的应用技巧——多通道共享缓存
赛灵思(XILINX) FPGA中VRP/VRN管脚的使用心得
更多
本周达人
paradoxfx
(1,099)
王春平
(826)
wdzfd
(593)
FPGA菜鸟
(514)
yq000cn
(395)
哥本哈根
(383)
xooo
(185)
GONGHCU
(147)
龙骑士
(125)
xidian100
(114)
zerg
(105)
ninazhang
(95)
最新评论
3 天 2 小时之前
3 天 17 小时之前
3 天 17 小时之前
3 天 21 小时之前
3 天 22 小时之前
3 天 23 小时之前
5 天 18 小时之前
1 周 4 天之前
2 周 5 天之前
2 周 5 天之前