首页
新闻
技术文章
下载中心
视频
博客
Xilinx 大学计划
购物专区
论坛
FAQ
Xilinx官网
给本站提个建议
要发表评论,请先
登录
或
注册
1 reply [
最后一篇
]
星期四, 05/20/2010 - 20:39
paradoxfx
Offline
Joined:
02/11/2010
积分
: 1095
顶
0
踩
0
好多地方的字体都太小了,有时候感觉不趴在屏幕上都看不清楚;建议字体弄的大一点啊;最小最小也得5号左右把!
‹ 学习用赛灵思DSP 设计平台实现1000 GMAC的DSP性能
欢迎参加6月9日赛灵思“为您的下一个FPGA设计开启新的生产力时代”在线研讨会 ›
星期五, 05/21/2010 - 10:05
#1
技术编辑
Offline
Joined:
11/25/2009
积分
: 452
这个一定考虑,我们要改进的,多谢您啊
要发表评论,请先
登录
或
注册
用户登录
用户名:
*
密码:
*
保持登录状态
免费注册
重设密码
精彩推荐
最新博文
十个习惯让你精通新的开发技术
Xilinx可编程逻辑器件的高级应用与设计技巧电子档来了!!!---参加达人活动
FPGA Design Flow 学习笔记(9)--参加年度达人
赛灵思北京乔迁暨研发中心成立,合作伙伴妙语献祝 (多图)
FPGA Design Flow 学习笔记(8)--参加年度达人
(转贴)FPGA开发技巧之同步复位与异步复位的理解---参加年度达人
硬件描述语言HDL的现状与发展--参加年度达人
Xilinx FPGA 嵌入式系统程序引导和启动的流程---参加年度达人
FPGA Design Flow 学习笔记(7)--参加年度达人
Basys2的简单使用--参加年度达人
更多
最新评论
再查一下复位信号。
2 天 6 小时之前
你可以参考附件所示文档及参考设计。
2 天 6 小时之前
PC机识别PCIe设备有时间限制,每次开机时都会去检测,如
2 天 6 小时之前
关于这个问题,在这个科通专家编撰的白皮书中有详细的介绍,您
2 天 10 小时之前
各位专家好,我想在ise中调用edk,以下是我的代码,只是
3 天 6 小时之前
这个数值具体为多少,取决于FPGA的下游器件的时序特性,以
5 天 4 小时之前
DLL和DFS是两个独立单元,其各自的输入时钟频率范围指标
5 天 11 小时之前
经过进一步试验发现,必须输入信号频率在18MHz以上时,倍
6 天 1 小时之前
检查电源,如果内部有用dcm,检查DLL锁住状态
6 天 6 小时之前
检查下设计是不是有输入信号是悬空的或者你在map选项中添加
6 天 10 小时之前
新的论坛主题
xilkernel使用遇到的问题
请问DCM时钟管理模块为何无法倍频?
请教:FPGA配置和PCIe启动
請教各位專家有關EDK系統的模擬方式
综合时出现Xst:2591 这样的警告要紧吗?
CORE IP生成的加法器在MAP时报错
用sch建立项目,建立了子元件.sch,并生成了它的元件符号. 问:当子元件.sch中的端口个数增加了一个后,怎么样更新它的元件符号
为什么会出现 error pack:1107,难道带IOB的IO与众不同吗?
请问PlanAhead 支持调用modelsim和Synplify吗?
输出信号的偏移约束,这个问题纠结死了。
更多
本周达人
paradoxfx
(1,095)
王春平
(751)
wdzfd
(593)
FPGA菜鸟
(395)
哥本哈根
(383)
yq000cn
(380)
xooo
(155)
GONGHCU
(147)
龙骑士
(125)
xidian100
(114)
zerg
(100)
ninazhang
(95)
最新评论
2 天 6 小时之前
2 天 6 小时之前
2 天 6 小时之前
2 天 10 小时之前
3 天 6 小时之前
5 天 4 小时之前
5 天 11 小时之前
6 天 1 小时之前
6 天 6 小时之前
6 天 10 小时之前