FPGA 编译后的. POF 和. SOF 文件 能否转换为 VHDL 或VERILOG ? 或者 XILINX 编译后的.JED 文件能否能否转换为 VHDL 或VERILOG ?我想这个问题 如果能反推, 理论上应该可行的. 比如 单片机的. HEX 文件通过反汇编能够等到源文件, FPGA文件为啥不能? 目前, 我还是没找到很好的办法能把这个问题解决.
是吗?