跳转到主要内容
电子创新网赛灵思社区
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD 推出 Embedded+ 架构
KR260 DPU配置教程3
Vitis 统一软件平台文档
什么是5G NTN?
随着卫星互联网技术的发展,5G NTN正在成为新一代星地融合通信技术。
2024-03-14 |
3GPP
,
5G
AMD Versal AI Edge 自适应计算加速平台 PL LED 实验(3)
在本例程中,我们要做的是LED灯控制实验,每秒钟控制开发板上的LED灯翻转一次
2024-03-13 |
Versal
,
ALINX
Omdia 预测到 2028 年,机器人人工智能芯片组市场价值预计将达到 8.66 亿美元
随着机器学习在机器人领域的普及,机器学习驱动的工作负载呈现多样化态势。
2024-03-13 |
Omdia
,
机器人
,
人工智能芯片
一文详解ADC的关键性能指标
目前,用来量化ADC动态性能的六个技术指标分别为SINAD
2024-03-13 |
ADC
FPGA中降低时钟skew的几种方法
首先哪些因此会导致时钟skew过大呢?
2024-03-13 |
FPGA
,
时钟
做信号链,你需要了解的高速信号知识(一):为什么要使用LVDS或JESD204B标准?
信号链是连接真实世界和数字世界的桥梁
2024-03-12 |
信号链
,
高速信号
,
LVDS
,
JESD204B
延时开始SEM功能的扫描(二)
本文介绍如何推迟XilSEM扫描功能的开始。
2024-03-12 |
Versal
,
XilSEM
,
每日头条
AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍(2)
Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器,PL 端可编程逻辑部分
2024-03-12 |
Versal
,
ALINX
UltraScale系列在时钟架构上的升级
UltraScale架构的设备在时钟架构上有显著的创新
2024-03-12 |
UltraScale
AMD聘请Thomas Zacharia拓展人工智能战略关系
AMD 宣布,Thomas Zacharia 已加入 AMD,担任战略技术合作与公共政策高级副总裁
2024-03-11 |
AMD
,
人工智能
vivado如何生成一个模块的带原语的网表
有时候我们想生成一个网表文件,但vivado默认是会生成一个dcp的文件
2024-03-11 |
Vivado
,
网表
基于CNN的图像超分辨率
本文介绍对超分辨率卷积神经网络 (SRCNN) 的三种实现方式
2024-03-11 |
CNN
Xilinx 7系列FPGA DDR控制器——mig使用总结(IP生成)
Xilinx的DDR控制器——mig core在FPGA的设计中还是一个比较大的话题
2024-03-11 |
7系列FPGA
,
DDR控制器
如何在 Vitis Unified IDE 中启用 SDTGEN 挂钩
Vitis Unified IDE使用“System Device Tree (SDT)”将硬件元数据从Vivado传递到 Vitis
2024-03-08 |
Vitis
,
SDTGEN
,
Vitis IDE
AMD Versal AI Edge 自适应计算加速平台之准备工作(1)
每个工程下面都有一个生成vivado的脚本,用于重建vivado工程
2024-03-08 |
Versal AI Edge
,
自适应计算
,
ALINX
第一页
前一页
1
2
3
…
下一页
末页