AXI EPC IP 使用详细说明

2022-09-23 | Vivado, AXI

Verilog语法之任务Task与函数Function

2022-09-22 | Verilog

JESD204接口调试总结——Xilinx JESD204B IP 工程应用

2022-09-22 | JESD204接口, JESD204B

DDR应用中链表的设计

2022-09-22 | DDR

在 Vivado 中使用 HLS 创建的IP

2022-09-22 | Vivado, HLS

开放式RAN系统架构和mMIMO

2022-09-21 | mMIMO, O-RAN, 每日头条

JESD204接口调试总结——Xilinx JESD204B IP testbench解析

2022-09-21 | JESD204, JESD204B

Vitis AI Library 用户指南

2022-09-21 | Vitis-AI, 用户指南, 首页推荐

CityHash分析和Verilog实现（二）

2022-09-21 | CityHash, Verilog

Versal GTM复位不稳定导致间歇性链路故障

2022-09-20 | Versal, GTM

AMD确认赛灵思AI引擎驱动的锐龙CPU已经在实验室中运行

2022-09-20 | AI引擎, Ryzen, 每日头条

一种适配Xilinx FPGA的时钟芯片--Microchip ZL30265/7

2022-09-20 | ZL30265, 时钟芯片, FPGA

CityHash分析及Verilog实现（一）

2022-09-20 | CityHash, Verilog

【工程师分享】快速运行AMD Xilinx KR260的Linux

2022-09-19 | KR260, LINUX, 每日头条

petalinux中加入驱动模块

2022-09-19 | Petalinux