跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
Xilinx Vitis 2020.1修改工程占用的BRAM内存大小的方法
修改了代码后编译工程,有时会因为BRAM空间不足而编译失败,出现下面的错误提示,这时,需要回到Vivado工程里面,在Block Design中将分配的BRAM空间大小改大。具体方法如下。
2021-10-29 |
Vitis 2020.1
,
BRAM
【下载】Vivado ML版中基于ML的路由拥塞和延迟估计(v1.0)
本文描述了两个ML建模应用,用于提高Vivado® ML版中时序延迟和路由拥塞估计的准确性。
2021-10-29 |
WP532
,
Vivado-ML
,
时序延迟
如何在 PetaLinux 及独立操作系统中使用 MPSoC 器件启动 USB2.0 标准接口
本答复记录将介绍在 Vivado 2016.4 - 2017.2 工具中,在 PetaLinux 和独立操作系统下如何使用 MPSoC 器件运行 USB2.0 标准接口。
2021-10-29 |
MPSoC
,
Petalinux
Kria KV260 超长干货之开箱指南
Kria KV260 超长干货之开箱指南
2021-10-28 |
kv260
,
KRIA
,
开箱指南
,
每日头条
搞定多信道讯号调节校准 卫星通讯收发系统实作新设计
本文介绍了使用16通道发射(16Tx)和16通道接收(16Rx)子数组的实验结果,其中所有发射和接收信道都使用数字转换器集成电路(IC)中的强化型DSP模块来校准。与其它架构相比,这个多信道系统在尺寸、重量和功率上都更有优势。相对于该系统的FPGA资源利用率后可发现,强化型DSP模块可为多信道平台的设计人员解决重要挑战。
2021-10-28 |
DSP
,
ADC
,
DAC
,
VCU118
ZYNQ学习之路——时序仿真
在编写ZYNQ的FPGA逻辑代码过程中,往往需要对时序进行分析。时序信号的分析一般通常有软件仿真和在线仿真两种,本文介绍这两种方法的具体使用方法。
2021-10-28 |
Zynq
,
时序仿真
基于ZYNQ的能源电力解决方案分享
近年来,“工业互联网”技术在能源电力行业得到了长足发展。随着能源互联网信息一体化、电力市场售电改革、新能源微电网与储能、智能配电终端、能源四表集抄网络、电力智能巡检等概念与政策的陆续推出,能源电力行业在基于“工业互联网”的核心指导方向下,对嵌入式解决方案在上述背景下的创新应用与升级换代的需求日益旺盛。
2021-10-28 |
Zynq
,
工业互联网
可量产化多媒体流式处理端节点方案来了
赛灵思今日宣布携手其 IP 及系统集成商生态系统,面向广播及专业音视频(A/V)应用提供业界首款、也是唯一一款可量产化的多媒体流式处理端节点解决方案。这些完整的解决方案具备强大的赛灵思 Zynq® UltraScale+™ EV MPSoC 和 Zynq-7000 SoC 器件
2021-10-27 |
多媒体流式处理
,
Zynq-UltraScale+-MPSoC
唐晓蕾 SAECCE 2021:携手迈入智能汽车高性能融合感知新
作为全球自动驾驶核心芯片的重要提供商,赛灵思认为:高性能传感器是智能驾驶的解决之道,多传感器融合是智能驾驶的必经之路。赛灵思大中华区销售副总裁唐晓蕾 2021年10月19日在上海出席中国汽车工程学会年会暨展览会 ( SAECCE 2021), 并就上述话题分享了其观点及思考,以下为其现场演讲精彩内容摘要。
2021-10-27 |
智能汽车
,
唐晓蕾
,
智能驾驶
敲黑板!Xilinx Adapt中国站参会须知
Xilinx Adapt – 中国站是Xilinx Adapt 2021 线上技术大会的延伸,云集了赛灵思高层与技术专家、合作伙伴与客户,带来最新技术方案、用户案例、产品培训和应用实操。Xilinx Adapt中国站参会须知如下:
2021-10-27 |
Adapt
,
每日头条
为 5G NR 测试测量平台降本增效
安立( Anritsu )作为一家重点从事测试测量仪器业务的企业,其目标不仅在于提供可靠、新型的测试平台,还要在实现所需功能的同时,最大限度降低功耗。借助赛灵思 Zynq® UltraScale+™ RFSoC,安立成功开发出一款高性能、可扩展的 5G NR 测试测量平台。
2021-10-27 |
5G
,
MT8000A
,
测试测量
如何在 Vivado IP 集成器 (IPI) 中使用 UltraScale SEM IP
UltraScale SEM IP 在从 Vivado IP 目录生成和从 IP 集成器目录生成时有一定的差异。这些差异是什么呢?UltraScale SEM 打算如何在 IP 集成器中使用?
2021-10-26 |
IP集成器
,
UltraScale
【下载】用于千兆位收发器应用的全数字VCXO替代品(7系列/Zynq-7000)应用说明
本应用说明提供了一个系统,该系统旨在通过利用每个串行千兆位收发器内的功能来取代外部压控晶体振荡器(VCXO)电路。
2021-10-26 |
千兆位收发器
,
Zynq-7000
,
7系列FPGA
,
XAPP589
Xilinx Vitis 2020.1无法创建SREC SPI Bootloader工程,提示缺少xilisf库的解决办法
在BSP设置中,手动添加xilisf库的引用。首先,在Platform工程(这里是microblaze_test)上点击鼠标右键,选择“Open Platform Editor”命令。在Board Support Package里面,点击Modify BSP Settings按钮,勾选xilisf复选框,然后点击OK。
2021-10-26 |
Vitis 2020.1
【视频】使用 Vitis 加速库进行开发
通过本次研讨会,了解所提供的不同层次的抽象,查看通过使用 Vitis 库启动设计的演示预演并了解您可实现的性能优势。
2021-10-26 |
Vitis库
第一页
前一页
…
155
156
157
…
下一页
末页