跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
赛前集训,大咖直播见!
继2020年首届赛灵思自适应挑战赛完美收官后,近期Xilinx携手Hackster.io再次发起挑战!考验开发者将赛灵思自适应计算平台与Vivado设计套件、Vitis开发环境和Vitis AI相结合的能力,一切为解决实际问题而来!
2021-09-16 |
自适应计算挑战赛
,
自适应计算
开发者分享 | 使用方法论报告5: DDR4 IP 校准后硬件故障,指示存在时序问题,但时序报告中无任何违例
本篇博客将为您演示如何使用此报告来帮助加速调试,甚至完全避免硬件故障,最后确定此问题根本原因是校准完成时出现争用状况。出现争用状况的原因是由于某个多周期约束所覆盖的时序例外,由此导致在时序分析报告中并未标记此问题。
2021-09-15 |
DDR4
雪球期权价格计算的 FPGA 实现
本文为解决基于C++的传统定价程序带来的处理时间长、延迟高、处理速率低的问题,提出并实现了一种基于FPGA的并行流水线计算处理设计,能够完成对雪球期权的定价功能,并使用HLS开发模式对设计进行了实现。
2021-09-15 |
雪球期权
,
FPGA
,
Alveo-U200
Vivado的Implementation都包含哪些步骤?
Vivado的Implementation主要有三大步: opt_design,会生成opt_desgin.dcp place_design,会生成place_design.dcp route_design,会生成route_design.dcp
2021-09-15 |
Vivado
倒计时8天:Xilinx Versal ACAP快速入门开发! 抢先报名,前50名限时免费!
自适应计算加速平台(ACAP)是一个完全软件编程的异构计算平台,它结合了标量引擎、自适应引擎、智能AI和DSP引擎,可极大地增加数据中心、无线网络、汽车驾驶辅助和有线通信应用的计算能力。
2021-09-15 |
Versal ACAP
【工程师分享】在Linux/U-Boot里为QSPI Flash使用UBIFS
UBIFS是更强壮的FLash文件系统。很多嵌入式系统都使用了UBIFS。Xilinx PetaLinux 2018.2也支持UBIFS。只需要在Linux/U-Boot里添加相关配置选项,就能为QSPI Flash创建UBIFS。
2021-09-14 |
ZCU106
,
UBIFS
Vitis AI Library应用
Vitis AI提供两种应用例程,VART和Vitis AI Library,下文详细描述了Vitis AI Library中refinedet应用的实现过程。
2021-09-14 |
Vitis-AI
Vivado Design Suite用户指南:实现 (v2021.1)
本文记录了Vivado®使用设计运行策略和单个实现命令进行放置和路由的实现功能。详细介绍了用于快速修改现有设计的增量编译流程,以及对信号路由路径进行精确控制的手动路由方法。
2021-09-14 |
UG904
,
Vivado
Xilinx推出 Vitis 视频分析 SDK
VVAS 是一个完整的软件堆栈,用于在所有 Xilinx 平台上构建基于 AI 的智能视频分析解决方案!在短短几周内实现从概念到实时部署。
2021-09-14 |
Vitis
,
SDK
,
视频分析
,
VVAS
Xilinx XCLBIN 实用程序介绍
Xilinx 提供了一个基于命令行的自包含实用程序,称为 xclbinutil。 您可以将其用于 Xilinx 加速器二进制容器文件(.XCLBIN)。本视频将带您了解使用 xbutil 检查、报告并修改 xclbin 内容的基本步骤。
2021-09-13 |
XCLBIN
Vitis AI修炼秘籍(4)——DPU IP的系统集成
Xilinx提供了一些基础的开发板平台内嵌在Vitis IDE中,用户可以直接从这些platform创建应用程序。但如果是自定义的板卡或者想要部署更多加速器IP、配置不同的性能,我们就需要创建完全自定义的硬件平台。本文介绍创建Vitis AI硬件平台的基本步骤。
2021-09-13 |
Vitis-AI
,
DPU-IP
zynqmp单板通过ssh与虚拟机通信
将zynqmp单板和电脑主机通过网线连接到同一个交换机。单板和电脑上电后,打开虚拟机,将网络连接设置成桥接模式。进入虚拟机,查询虚拟机ip地址
2021-09-13 |
Vitis-AI
Zynq-7000系列Quad-SPI I/O接口简介
I/O 信号可通过 MIO 引脚获得, Quad-SPI 控制器在共享或单独的总线配置中最多支持两个 SPI 闪存, 控制器支持以多种配置运行
2021-09-13 |
Zynq-7000
2021 FPGA创新赛线上Xilinx专题技术培训
本次系列培训将面向2021年FPGA创新赛师生参赛团队与广大Xilinx FPGA用户。藉此培训让大家了解基于Xilinx FPGA设计流程,包括基础逻辑设计与调试、嵌入式系统设计、PYNQ框架介绍与DPU的使用等。涵盖范围将适配逻辑设计、嵌入式设计、数据科学设计的不同应用需求。
2021-09-10 |
FPGA创新赛
开发者分享 | 使用方法论报告4: 罕见的比特翻转
本篇博文中的分析是根据真实客户问题撰写的,该客户发现在现场出现罕见的比特翻转, 本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。
2021-09-10 |
比特翻转
,
Vivado
,
方法论
第一页
前一页
…
163
164
165
…
下一页
末页