跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
赛灵思技术日深圳站报名开始了!
本次活动为 软件与AI专场,通过一系列详细的技术分享与案例解析,与观众面对面探讨更多 FPGA/SOC 领域的创新可能,助力 AI 与软件相关从业者迅速学习掌握赛灵思全新的 Vitis/Vitis AI 统一软件平台。活动也同步聚焦行业热点应用,并介绍针对性的解决方案。
2021-03-31 |
赛灵思技术日
【视频】探讨自动驾驶中的汽车架构
本视频将重点介绍高级驾驶辅助系统中的汽车架构和自动驾驶。
2021-03-31 |
自动驾驶
,
高级驾驶辅助系统
,
汽车架构
matlab与FPGA数字滤波器设计(3)—— Matlab 与 Vivado 联合仿真 FIR 滤波器
本讲使用matlab产生待滤波信号,并编写testbench进行仿真分析,在Vivado中调用FIR滤波器的IP核进行滤波测试,下一讲使用两个DDS产生待滤波的信号,第五讲或第六讲开始编写verilog代码设计FIR滤波器,不再调用IP核。
2021-03-31 |
Matlab
,
Vivado
,
数字滤波器
TVM编译器
TVM最大的特点是基于图和算符结构来优化指令生成,最大化硬件执行效率。其中使用了很多方法来改善硬件执行速度,包括算符融合、数据规划、基于机器学习的优化器等。它向上对接Tensorflow、Pytorch等深度学习框架,向下兼容GPU、CPU、ARM、TPU等硬件设备。
2021-03-30 |
TVM
,
编译器
【下载】Versal ACAP SelectIO资源架构手册
本文描述Versal™设备中可用的SelectIO™资源。
2021-03-30 |
AM010
,
SelectIO
,
Versal ACAP
matlab与FPGA数字滤波器设计(2)——Vivado调用IP核设计FIR滤波器
本讲在Vivado调用FIR滤波器的IP核,使用上一讲中的matlab滤波器参数设计FIR滤波器,下两讲使用两个DDS产生待滤波的信号和matlab产生带滤波信号,结合FIR滤波器搭建一个信号产生及滤波的系统,并编写testbench进行仿真分析
2021-03-30 |
Vivado
,
Matlab
,
数字滤波器
【视频】Vitis AI 简介 – Edge IP
本视频简要介绍了 Vitis AI Edge IP 的计划和架构,包括全新 1.3 版本中的新增功能。
2021-03-29 |
Vitis-AI
【线上活动】Xilinx Adapt China: Vivado
4月22日-23日,赛灵思举办 Adapt China:Vivado专场,特邀Vivado专家团队,与您分享 Vivado 在设计自动化集成、IP子系统复用和加速设计收敛等方面的方法和技巧。
2021-03-29 |
Vivado
matlab与FPGA数字滤波器设计(1)——通过matlab的fdatool工具箱设计FIR数字滤波器
本文以99阶FIR低通滤波器为例,学习使用matlab的fdatool工具箱设计滤波器,并将滤波器系数导出到.coe文件,联合Vivado进行FPGA的FIR滤波器设计
2021-03-29 |
Matlab
,
FIR滤波器
热门电子书PP4FPGAs第二次校对完成
中文版 Parallel Programming for FPGAs(pp4fpgas, FPGA并行编程-以数字信号处理为例)是本公众号最受欢迎的内容之一,中文书稿和开源项目截止目前已有数万的访问量。这本书也是许多不熟悉FPGA的开发者在从PYNQ入门后,进行算法硬件实现的第一本入门宝典
2021-03-29 |
pp4fpgas
,
PYNQ
赛灵思Vitis AI开发环境的正确安装姿势
赛灵思Vitis AI开发环境的正确安装姿势
2021-03-26 |
Vitis-AI
【下载】下一代安全设备中可编程性的重要性
Xilinx自适应器件的灵活性和可配置性与IP和工具产品相结合,可显著提高安全处理性能。
2021-03-26 |
可编程
,
WP526
【视频】Vitis AI 概述 – Model Zoo
本视频快速介绍 Vitis AI Model Zoo 的计划和内容,包括全新 1.3 版本中的新增功能。
2021-03-26 |
Vitis-AI
,
Model-Zoo
如何在 Vivado 中更改自定义的 Interface?
因为 BD 中连线太多,所以想自定义下 interface 简化连线,定义好了一个 interface,但当准备在自定义 IP 中指定它时,发现我把一个信号的方向搞错了,应该定义成 out,但实际定义成了 in,所以想简单的改一下方向。
2021-03-26 |
Vivado
开发者分享 | Alveo加速卡上管理子系统 CMC 介绍
Alveo 加速卡除了有我们 ultrascale+系列的芯片以外,还有 TI 的 MSP432,它的作用就是监控板子的状态,比如电流电压温度等信息。主控端可以通过 FPGA,访问 MPS432,然后获取这些信息。那么怎么样简单的获得这些信息呢,为此我们准备了 CMSIP。
2021-03-25 |
Alveo加速卡
,
MPS432
,
每日头条
第一页
前一页
…
192
193
194
…
下一页
末页