跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
【视频】使用 RFSoC Gen 3 的数字辅助 RF 功率放大器
该视频演示了 Xilinx IP 的平均功耗降低和数字预失真功能。
2020-08-17 |
100小时从零开始:用FPGA造一个游戏机
本次暑期学校,有许多优秀作品都与游戏有关。接下来,就让我们一起来看看这些有趣的“小游戏”吧!所有项目均已开源,github链接已经附上。只要根据要求设置环境,你也可以尝试这些游戏!感兴趣的读者们一定要试试哟!
2020-08-14 |
FPGA
,
2020赛灵思暑期学校
Vivado时序收敛技术(二) 时序违例的根本原因及解决方法
本文整理自Xilinx公开课:Vivado时序收敛技术。有些知识在公开课中讲的并不是很细,因此我又对其进行了整理,分为了几篇文章。
2020-08-14 |
时序收敛
,
Vivado
Xilinx Fellow带你揭秘ACAP架构,就在体系结构年会主论坛
CCF ACA 2020大会8月14日上午主论坛中,Xilinx Fellow,Kees Vissers将为大家带来赛灵思ACAP架构分享。 ACAP 是赛灵思推出的高度集成的多核异构计算平台,能根据各种应用与工作负载的需求从硬件层对其进行灵活修改。
2020-08-14 |
CCF-ACA-2020
通过使用基于PDN共振峰的最坏情况数据模式来分析电源完整性对 FPGA DDR4 存储器接口中的信号完整性的影响
在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式,以便将电源的电流频谱分量与 PDN 共振峰叠加在一起,并演练传输线多次反射累积效应
2020-08-14 |
信号完整性
,
ZCU102
,
DDR4
,
每日头条
开发者分享 | 如何调试10G/25G以太网IP自协商/Link Training
此调试过程亦适用于10G, 25G, 40G, 50G, 100G以太网IP核,每个IP可能会有些细节上的不同,但整个自协商和LinkTraining过程是类似的,可以作为参考。如果是40G/50G, 100G以太网,选的是多通道的IP,务必保证两端的通道0是正确对接上的,因为在做自协商的时候,以太网只使用通道0,其它通道需在自协商完成后再加入工作。
2020-08-13 |
Vivado
,
以太网IP
【tcl学习】vivado write_project_tcl
每次创建vivado工程时都会生成大量的文件,这样一方面导致占用的磁盘空间很大,另一方面也不利于vivado工程的copy和github上传等操作。这里教大家一个简单又实用的方法,将工程保存成xxx.tcl,只保留ip ,verilog/vhdl和xdc等必要文件即可。
2020-08-13 |
tcl语法
,
Vivado
FPGA工程师面试“刚需”
FPAG在摄像头和激光雷达领域应用广泛。所以FPGA的前景是十分可观的。本文可以帮助大家大概了解FPGA工程师的面试时的热门问题,让大家在面试的时候能提前有所准备,找到理想的工作。
2020-08-13 |
FPGA工程师
BBRAM和eFUSE的内部编程应用笔记
本文提供一个示例,演示如何在UltraScale™和UltraScale +™FPGA中对BBRAM和eFUSE进行内部编程。
2020-08-13 |
XAPP1283
,
EFuse
,
BBRAM
,
每日头条
【视频】Vitis 为您的应用注入新的活力
在本次网络研讨会上,您将了解 Vitis 环境,以及该环境如何在 Xilinx 平台上实现嵌入式软件和加速应用开发。
2020-08-12 |
Vitis
一波免费板卡和开小灶级技术指导来袭!
Xilinx 自适应计算挑战赛报名持续进行中,借用硬件板卡的流程到8.14日就要结束了~为了让大家更好地学习并掌握Vitis/Vitis A统一软件平台,Xilinx Vitis深入教程首次发布!
2020-08-12 |
ZCU104
卷积神经网络能用 INT4 为啥要用 INT8 ?- 最新白皮书下载
对于 AI 推断,在提供与浮点媲美的精度的同时,int8 的性能优于浮点。然而在资源有限的前提下,int8 不能满足性能要求,int4 优化是解决之道。通过 int4 优化,与现有的 int8 解决方案相比,赛灵思在实际硬件上可实现高达 77% 的性能提升。
2020-08-12 |
卷积神经网络
,
INT8
,
INT4
,
每日头条
佰才邦联合 Xilinx 推出基于 O-RAN 架构的5G 室内基站解决方案
近日,佰才邦(Baicells)联合赛灵思(Xilinx)、QCT、Keysight等合作伙伴,在O-RAN联盟网站上推出并展示了两款基于O-RAN架构的5G SA 端到端( E2E )室内解决方案。此两款基于赛灵思高性能自适应处理器平台方案的面世,将加速通信网络架构开放化和智能化的进程。
2020-08-12 |
佰才邦
,
5G
,
O-RAN
,
Xilinx
FPGA时序约束之Tcl命令的对象及属性
在前面的章节中,我们用了很多Tcl的指令,但有些指令并没有把所有的参数多列出来解释,这一节,我们就把约束中的Tcl指令详细讲一下。
2020-08-11 |
时序约束
,
Tcl命令
【视频】使用 Vitis AI 实现灵活应变的 AI 推断
本次网络研讨会将深入探讨 Vitis AI 的关键组件,并向您展示如何在 Xilinx 硬件平台上实现灵活应变且高效的 AI 推断。
2020-08-11 |
Vitis-AI
,
AI推断
第一页
前一页
…
233
234
235
…
下一页
末页