FPGA 开发圈 | FPGA 社区

没有硬件经验吗？没有问题！Xilinx MicroBlaze 处理器适合所有人

亲眼目睹在 Xilinx 器件中构建一款功能强大的定制处理系统有多轻松。了解 Xilinx MicroBlaze 处理器预设，其可使全新设计的跨越式启动变得更轻松！Vivado 的 IP 集成器工具库和第三方 IP 库无需 RTL 经验。您将了解到如何使用外设在仅仅几分钟内对几乎任何嵌入式设计进行快速原型设计

2019-07-29 | MicroBlaze, MiniZed

用于Kaldi语音识别的加速器：AIX

AIX（artificial intelligence aXellerator）是韩国SK公司为语音识别提供的一个解决方案，应用于微软的开源语音识别框架Kaldi。AIX使用了Xilinx的FPGA平台，充分利用了FPGA能提供的外存访问带宽和DSP资源。在自动语言识别（ASR）中，在性能和功耗上超过了分别超过了最领先的CPU 10.2倍和流行的GPU20.1倍

2019-07-29 | Kaldi, 语音识别, 加速器, AIX, KCU1500

如何利用 7 系列 FPGA 中的 POST_CRC 试错

本博文介绍了利用 POST_CRC 试错的方法，但总体而言，赛灵思推荐在所有架构上使用 Soft Error Mitigation (SEM) IP。SEM IP 提供了一种可用于测试 SEU 检测与纠正能力的机制并提供了更强大的调试能力。

2019-07-26 | 7系列FPGA, 每日头条

连续增长16季，赛灵思转成一只“5G概念股”

近日，FPGA芯片龙头赛灵思（XLNX.US）公布了截至6月29日的2020财年第一季度财报。以通用会计准则计，净营收达到8.5亿美元，环比增长3%，同比增长24%，创历史新高。净利润为2.41亿美元，摊薄后每股收益为0.94美元。

2019-07-26 | 赛灵思, 5G

基于FPGA的高清视频采集系统设计

设计了一种基于HDMI接口的全高清(分辨率1 920×1 080)视频采集与显示系统，该系统以Xilinx公司Spartan6系列FPGA作为控制芯片，采用500万像素级别CMOS摄像头OV5640作为前端数据源，能够采集全高清视频信号；为了解决由于高速大容量视频数据缓存容量和速率不足导致的拖影现象

2019-07-26 | FPGA, 视频采集

【视频】使用 ML 套件与 Alveo 卡进行自定义应用

详述诸如生成训练模型、优化训练模型以及创建使用优化模型来加速设计的应用等步骤。

2019-07-26 | ML套件, Alveo

学会Zynq（15）UDP sendto函数的使用

上文从“UDP发送Hello World”的实例体会了lwIP的使用。在user_udp_init函数中我们按照“创建UDP PCB->绑定本地端口->连接远程主机”的顺序完成初始化，发送时使用send函数将数据发送至连接的主机

2019-07-26 | Zynq

【分享】PetaLinux工程更新HDF文件的脚本

工程师可能同时使用多个Vivado工程，以便测试不同的硬件配置。所以需要让一个PetaLinux工程支持多个Vivado工程。Vivado工程更改后，PetaLinux工程需要更新HDF文件。另外最好在PetaLinux工程里记录使用的所有硬件相关文件，比如bit、HDF文件等。以便将来检查对应的硬件设计。

2019-07-25 | Petalinux

【下载】SP701评估板用户指南（v1.0）

本文详细介绍SP701评估板的功能。使用本指南开发和评估针对SP701板上Spartan®-7系列FPGA的设计

2019-07-25 | UG1319, SP701, 用户指南, Spartan-7

Vivado中Debug的操作方式，你了解几种？

Vivado中提供了多种Debug的操作方式，下面就来总结一下：

2019-07-25 | Vivado

【网上研讨会】如何从海量的非结构化数据中提取和分析关键信息？

通过本次研讨会，我们将为您分析大数据时代海量非结构化文本所带来的各种挑战，为您详细介绍基于赛灵思全球最快数据中心加速卡的 SumUp Nucleus 文本分析平台，并通过实际案例展示如何利用这个平台帮助企业或者个人快速从浩如烟海的文本中识别、提取和分析关键信息，从而为决策、战略或者传播监测提供强大支持

2019-07-25 | Sumup, 数据中心加速卡

Xilinx AC701评估板——PLL配置实例

本实例内容为PLL的配置和例化，通过PLL产生4个不同频率的时钟，分别驱动 4 个 LED 指示灯闪烁一样的频率。通过观察这 4 个 LED 指示灯的闪烁同步与否，可以确认 PLL 产生的这 4 个时钟的频率关系。

2019-07-25 | AC701, PLL配置

Zynq UltraScale+ RFSoC ZCU1285 特性描述套件

Zynq® UltraScale+™ RFSoC ZCU1285 特性描述套件提供您对集成型 ADC 和 DAC 以及 Zynq UltraScale+ Gen 2 XCZU39DR RFSoC 上提供的 GTY 和 GTR 收发器进行特性描述和评估时所需的一切。所有 16 个 12 位 2.220GSPS ADC、所有 16 个 14 位 6.554GSPS DAC、所有 16 个 GTY... 阅读详情

2019-07-24 | ZCU1285