FPGA 开发圈 | FPGA 社区

【下载】Maxeler RTR (实时风险)

Maxeler 实时风险 (RTR) 是一系列金融风险工具及组件，不仅包括信用价值调整 (CVA)、保证金要求（ISDA SIMM 和 CME 结算），而且还包括一个完整的衍生品定价库，由 Bloomberg 市场数据以及采用 FPML 格式的客户交易数据驱动。

2019-06-21 | Maxeler

Pynq框架&Ultra96|FPGA加速N粒子重力并行模拟

通过使用以200 MHz运行的8个并行浮点加速器，展示小型ZU3EG SoC的科学计算能力。

2019-06-21 | PYNQ, Ultra96, FPGA加速

PCIe迎来新时代——PCIe 6.0 标准公布

2019度PCI-SIG开发者大会这2天正在美国加州圣克拉拉举行，PCI-SIG今天又宣布了一个重大新闻：PCI Express® 6.0规范将计划在2021年发布，下一代PCIe技术将使数据速率再次翻倍，达到64 GT/s，同时保持与上一代的向后兼容性，并提供能效和经济高效的性能。

2019-06-21 | PCIe

基于FPGA的多级CIC滤波器实现四倍抽取一

在实现多级CIC滤波器前我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理。CIC滤波器在通信信号处理中有着重要的应用。

2019-06-21 | FPGA

DAC 2019 | 西安交大获得DAC快速目标检测竞赛国内第一，全球第二

Design Automation Conference 自动设计大会是全球久负盛誉的产学研交流盛会，也是计算机学会推荐的A类会议之一。2019年第56届DAC大会在拉斯维加斯举行，Xilinx将平台升级到了支持Pynq框架的Ultra96，该平台搭载了Xilinx UltraScale+ ZU3器件。

2019-06-20 | Xilinx, Ultra96, UltraScale

Python 最抢手、Java 最流行、Go 最有前途，7000 位程序员揭秘 2019 软件开发现状

互联网的下半场，科技公司为面对更加严峻的竞争环境，越来越重视开源节流。而对于身处其中且撑起 IT 半边天的技术人，如今如何了？从技术角度来看，其又该作何改变顺应潮流？接下来，我们将从 JetBrains 最新发布的《2019 开发人员生态系统现状》报告中一窥究竟。

2019-06-20 | python, 软件开发

【下载】AI 和 Xilinx 如何加速暗物质搜索

在 Xilinx FPGA 上集成 AI 推断和传感器预处理可实现 GPU 和 GPU 无法实现的性能

2019-06-20 | FPGA, AI, Xilinx

与调试 PCIe 链接训练相关问题的（第一部分）

在使用 PCI Express IP 进行设计时，如果在第一次尝试与链接伙伴建立链接时就非常顺利，那是非常不错的。但是，有时链接不会那么顺利。成功的 PCI Express 链接是来自两个不同供应商的产品相互兼容的结果。如果链接失败，问题有可能出在任何一方。

2019-06-20 | PCIe

关于P4编程语言的几个误区

近几年SDN之父Nick教授身体力行的开始改造OpenFlow，网络设备第一次和计算设备一样具有了可编程的能力。和OpenFlow刚刚面世一样，用于网络设备编程的P4编程语言也存在众多误解。本文的主要目的就是解惑P4编程语言的几个常见误区。

2019-06-20 | P4

Xilinx 7系列FPGA之SelectIO(3)——高级IO逻辑资源简介

本篇咱们来聊一聊高级的IO逻辑资源。所谓ISERDESE2模块，即Input serial-to-parallel converters。该模块的作用就是实现高速源同步输入数据的串并转换。所谓OSERDESE2模块，即output parallel-to-serial converters。该模块的作用就是实现高速源同步输出数据的并串转换。

2019-06-19 | 7系列FPGA, SelectIO

Proof of Life：Versal 诞生的证据

首先这将是一个由一系列视频所组成的连续剧，我们从看着第一颗芯片在台积电诞生，看着它坐上飞机，远渡重洋来到了硅谷，我们又跟着它的视角进入到了赛灵思的实验室......所有的工程师团队都围绕在它的身边，注视着它，直到它向世界说出它的第一句问候......

2019-06-19 | Versal ACAP, 赛灵思

业界第一颗 Versal ACAP 到达 Xilinx 之后发生了什么？

ACAP 是一种高度集成的多核异构计算平台，可在软硬件两个层面随时进行更改，从而动态地适应数据中心、汽车、5G 无线、有线以及国防市场的广泛应用与工作负载需求。

2019-06-19 | Versal ACAP, Xilinx

Xilinx 创下新里程碑，Versal ACAP 开始出货了！

自适应和智能计算的全球领先企业赛灵思公司今天宣布已开始面向参与公司“早期试用计划”的多家一线客户交付 Versal™ AI Core 和 Versal™ Prime 系列器件。Versal 是业界首款自适应计算加速平台（ACAP），这是一款具有革命性意义的新型异构计算器件，其功能远超传统的 CPU、GPU 和 FPGA。

2019-06-19 | Xilinx, Versal ACAP, 每日头条

【分享】Ubuntun 16.04系统，Python2和Python3不兼容，导致PetaLinux 2019.1 执行"petalinux-config", 失败。

作者：hankf，Xilinx Employee Ubuntun 16.04系统，PetaLinux 2019.1 执行"petalinux-config", 失败。 1. PetaLinux 2019.1 执行"petalinux-config", 失败。

2019-06-18 | python

Linux_GUI加速(2)——Linux中的DRM-KMS分析

本篇主要以Xilinx的xc7z010 的SOPC（zybo的开发板）为硬件平台，在以下几方面介绍：以zynq 7000的逻辑资源（PL）搭建CRTC/Encoder/Connector硬件模块，以HDMI输出接口为例，介绍各个模块的接口特性；会先给出DRM+KMS驱动框架下的主要模块，并针对上述硬件子模块分析对应的内核驱动部分；

2019-06-18 | GUI, Zynq-7000