FPGA 开发圈 | FPGA 社区

【XDF资料下载】面向实时应用、基于 FPGA 的 AI Power 视频转码

面向实时应用、基于 FPGA 的 AI Power 视频转码

2019-02-15 | FPGA, 视频转码, AI

System Generator从入门到放弃(八)-使用多时钟域实现多速率系统设计

多速率的概念是相对于单速率（Single Rate）信号处理而言的。单速率是指整个信号处理流程中只有一种数据速率；多速率是指系统中存在多个数据速率。使用多速率信号处理可以节省存储空间、减少通信数据量、减少运算量、减轻设计难度

2019-02-15 | System Generator

Xilinx看好四大机会，股价两日狂飙24%

今年初，当全世界IC设计公司业绩疲弱不振时，赛灵思交出了1张令人惊艳的成绩单。1月23日，赛灵思召开2019年会计年度第3季（2018年10月到12月）法说会，这1季，赛灵思单季营收首度跃上8亿美元，营收创历史新高，较前1年同期大增34%。净利也达到2亿3900万美元，较前1季提升

2019-02-14 | Xilinx

Xilinx ZYNQ UltraScale+系列连载之写在前面

FPGA 是可编程芯片，因此FPGA 的设计方法包括硬件设计和软件设计两部分。硬件包括 FPGA 芯片电路、存储器、输入输出接口电路以及其他设备；软件即是相应的 HDL 程序以及最新非常流行的基于高层次综合的程序方法

2019-02-14 |

Xilinx XSCT tcl命令行工具使用

tcl语法（1）if 判断，{}中的语句需要用[]括起来 if {} { 必须留在这一行 } elseif而不是else if （2）注释单起一行，不要在命令末尾（3）procedure的参数用空格隔开（4）file exists判断文件是否存在 XSCT 打开xsct， zc@ubuntu:~/xilinx/fsbl$ $PETALINUX/tools/hsm/bin/xsct $... 阅读详情

2019-02-14 | tcl语法, XSCT

ZynqNet解析（三）CPU端程序解析

ZynqNet能在xilinx的FPGA上实现deep compression的网络。目的：读懂ZynqNetCPU端的代码。

2019-02-14 | ZynqNet

Vivado使用技巧（24）：HDL/XDC中设置综合属性

Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。如果Vivado识别出设置的属性，会创建与之相关的逻辑电路；如果不能识别设置的属性，会将该属性和值存放在生成的网表中。因为某些属性，比如LOC约束适用于布线过程，因此必须保留该属性配置情况

2019-02-14 | Vivado, 综合属性

【XDF资料下载】数据中心 AI 加速 — Xilinx ML 套件

数据中心 AI 加速 — Xilinx ML 套件

2019-02-13 | XDF-2018, ML套件

Xilinx 宣布率先引入 HDMI 2.1 IP 子系统

赛灵思公司宣布已将完整的 HDMI 2.1 IP 子系统引入其知识产权核（IP核）产品组合中，使得各种搭载赛灵思器件的专业音视频设备能够发送、接收和处理高达 8K（7680x4320 像素）的超高清 (UHD) 视频

2019-02-13 | Xilinx, HDMI 2.1, 每日头条

Vivado 调用HLS生成的IP核【转】

在HLS中使用帧间差分法生成了IP核，这里讲述如何在vivado中调用IP core

2019-02-13 | Vivado, HLS, IP核

UltraZed-EG PCIe Carrier Card 开发纪录: Hello Cortex-R5

在这篇文章，我们要讲的则是如何透过 AXI_GPIO 来处理输入的控制，并让 Cortex-R5 根据不同的输入，在 ps_uart1 输出不同的讯息，以及控制不同的 LED 亮暗。

2019-02-13 | UltraZed-EG, Cortex-R5

【资料下载】：Alveo 数据中心加速器卡入门指南（中文）

本文档提供了 Xilinx Alveo 数据中心加速器卡的软硬件安装全流程指南。 Avelo 卡符合 PCIe Gen3 x16 规范并采用赛灵思 UltraScale+ 架构，完美适用于加速计算密集型应用，比如数据库加速、机器学习、数据分析以及视频处理等。

2019-02-13 | Alveo, 数据中心加速器卡, UG1301, 每日头条

【视频】Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速

Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速

2019-02-12 | XDF-2018, FPGA加速

如何对Zynq的外挂NAND Flash进行坏块管理？

当Zynq外挂NAND Flash的时候，如何对MTD进行管理，尤其是坏块管理就变得很重要，最常用的当然是应用于Flash的日志型管理系统:传统的JFFS2及其升级版:UBIFS

2019-02-12 | NandFlash

【XDF资料下载】采用 FPGA 实现深绿 MPP：一个超动力 Greenplum 数据仓库解决方案

采用 FPGA 实现深绿 MPP：一个超动力 Greenplum 数据仓库解决方案

2019-02-12 | XDF-2018, FPGA, Greenplum

每日头条

如何在Vivado中用工程模式使用DFX流程

本文介绍在Vivado中用工程模式使用DFX流程以及需要注意的地方。

第二代 AMD Versal™ 自适应 SoC 助力 AI 驱动型嵌入式系统实现单芯片智能性

AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列自适应 SoC 为 AI 驱动和经典的嵌入式系统提供了单芯片智能性实现性能

如何使用DFX的Abstract Shell Flow

在使用DFX流程时，有用户希望在完成初始Configuration的Implementation之后，能加速后续RM的实现过程

Versal裸机使用AI Engine的完整流程

有很多文档都描述了AI Engine的架构和性能参数，但是看完这些后，现实中遇到的问题最多的是这个AI Engine到底怎么用

SWDT在Versal中的应用

系统看门狗定时器（System WatchDog Timer）通常用于嵌入式系统，可以有效的防止软件错误、系统死锁、篡改以及意外行为

AMD的AI芯片战略

AMD首席执行官苏姿丰和计算与图形部门高级副总裁/总经理 Jack Huynh 均回答了行业分析师提出的有关 AMD 人工智能硬件战略的性质以及如何看待其产品组合的问题

MMCM/PLL的phase shift mode对STA的影响

在 AMD FPGA 中，当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时，通常会引入时钟相移。

AI时代，HBM掀起存储芯片新浪潮

AI热潮造就GPU繁荣的同时，也让扮演关键角色的HBM热度高居不下，成为当前AI赛道的新兴爆发风口