跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
通过这三个问题,终于有人把神奇的FPGA讲清楚了!
当我和人们谈起FPGA时,我听到很多人说:“我不知道它们的工作原理”、“它们太复杂了”、“我无法用C语言编程”。我不希望看到这样一种神奇的器件遭受如此冷遇,因此下面我将尝试解答一些常见问题
2019-01-11 |
FPGA
恭喜戴姆勒!梅赛德斯-奔驰 CLA 全球首发使用 MBUX 车内辅助功能
2019 CES 展上,戴姆勒公司展出了其全球首发使用 MBUX 车内辅助的奔驰CLA 车型。该系统利用人工智能(AI)识别车辆乘客的自然动作及背景,让车辆可以预测驾驶员和乘客的需求,并且无需使用任何按钮即可满足此类需求。
2019-01-11 |
戴姆勒
,
MBUX
,
梅赛德斯-奔驰
,
AI
MINIEYE 联合 Xilinx 推出一站式 ADAS 感知解决方案
MINIEYE在 2019 年 CES 上正式对外宣布,与赛灵思公司就携手开发一站式ADAS感知解决方案 (Turnkey Sensing Solution)达成技术合作。双方将通过把 MINIEYE 的 IP 运行在赛灵思 Zynq®-7000 SoC 和 Zynq® UltraScale+™ 车级 MPSoC 平台上的形式,共同满足全球 L0-L3 级自动驾驶需求。
2019-01-11 |
MINIEYE
,
ADAS
,
Xilinx
【视频】业界首款构建在可编程器件中的 Gen3 x 16 PCIe 解决方案
本视频重点介绍首款构建在可编程逻辑器件中的 Gen3 x16 PCI Express 解决方案,该方案通过了 4/2016 PCI SIG 合规性测试。该演示展示了 PCIe 在 Virtex UltraScale+ FPGA 电路板上启动和运行,并连接至 Intel Skylake 处理器
2019-01-11 |
PCIe
【XDF资料下载】计算存储的 Nuts 与 Bolts
计算存储的 Nuts 与 Bolts
2019-01-10 |
XDF-2018
【视频】高密度计算服务器中的推断加速
此演示展示了一个密集的 AMD EPYC 服务器,支持多达八个 Alveo U200 / U250 加速卡,可为计算密集型应用提供最高的自适应计算密度。该系统还配备了一款超微主板。该系统可用来加速基因组学、视频、大数据以及金融等领域的应用。
2019-01-10 |
Alveo-U200
,
Alveo-U250
,
Alveo
,
AMD-EPYC
System Generator从入门到放弃(五)——Black Box调用HDL代码
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具,它通过将Xilinx开发的一些模块嵌入到Simulink的库中,可以在Simulink中进行定点仿真,可以设置定点信号的类型,这样就可以比较定点仿真与浮点仿真的区别。并且可以生成HDL文件,或者网表,可以在ISE中进行调用。或者直接生成比特流下载文件。能够加快DSP系统的开发进度。 一、Black...
阅读详情
2019-01-10 |
System Generator
,
HDL代码
MIPI系列之“初识MIPI”
该系列文章介绍MIPI系列规范。本篇为第一篇,主要介绍MIPI Alliance及其推出的一系列规范,以及相关的一些应用,以便对MIPI有一个全面的了解。后续会针对每一个部分进行详细介绍。 1、MIPI Overview MIPI Alliance,即移动产业处理器接口(Mobile Industry Processor Interface 简称MIPI)联盟。...
阅读详情
2019-01-10 |
MIPI
基于FPGA的DDS设计
DDS直接数字式频率合成器(Direct Digital Synthesizer)。本文实现一个具有可以频率可调、相位可调的正余弦、方波、三角波的DDS。
2019-01-10 |
FPGA
,
DDS
【视频】Vivado IDE 中的基本设计分析
使用 Vivado 设计套件中的各种设计分析特性。
2019-01-09 |
Vivado-IDE
10G/25G/40G/50G/100G/200G/400G 以太网子系统 —— UltraScale/UltraScale+ 重置序列要求
内核重置应该保持断言状态,直到相关时钟稳定为止。在从重置中取出以太网 IP 核之前,它必须具有稳定的频率而且没有故障。 这适用于 SerDes 时钟和 IP 核时钟。 如果在一个时钟中检测到后续不稳定性,就必须重置 100G 以太网 IP 核。
2019-01-09 |
以太网子系统
【XDF资料下载】基于 FPGA 的加速原理
基于 FPGA 的加速原理
2019-01-09 |
FPGA加速
,
XDF-2018
获取ZCU106最新版参考设计(TRD)
很多使用ZCU106/104开发板的小伙伴,发现在官网上可以找到包括IPI,MIG,PCIe等参考设计,但是如何把VCU用起来的流程设计,Target Reference Design(以下简称TRD)不知道哪里去下,那么最新版本的TRD去哪里获得呢?
2019-01-09 |
ZCU106
定制PYNQ的overlay
一、用HLS生成一个定制IP(加速器) (1)首先打开vivado hls,本人的版本是2017.2,点击创建一个新工程。 (2)设置工程名和路径,顶层函数设置为add,创建一个新的C++程序,名字叫做adder.cpp,不用在testbench中添加文件。 选择板子的时候搜索xc7z020clg400-1,这是PYNQ的板子号,选择完成。
2019-01-09 |
PYNQ
,
overlay
【视频】Kintex-7 FPGA DDR3 接口演示
视频演示了 DDR3 内存的 Kintex-7 FPGA 接口功能。
2019-01-08 |
DDR3
第一页
前一页
…
347
348
349
…
下一页
末页