跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
Zedboard学习(一):移植Ubuntu桌面操作系统
首先,需要的肯定是Ubuntu操作系统。可以在自己的电脑上安装物理机,也可以是虚拟机下运行的。我的是在Vmware下运行的Ubuntu14.04 32位操作系统。由于zedboard上的Linux操作系统跑的是32位的,为了省去麻烦,我没有安装64位的
2018-12-19 |
Ubuntu
,
ZedBoard
下一代汽车人工智能及5G系统 — 戴姆勒和爱立信在XDF法兰克福站前沿技术分享
戴姆勒智能车饰技术经理Thomas Kaelberer应邀出席赛灵思CTO Ivo Bolsens的主题演讲,首度公布了两家公司合作研发的人工智能车载系统的详细信息。
2018-12-19 |
5G
,
AI
,
戴姆勒
,
无线电
,
爱立信
戴姆勒与赛灵思合作 AI 车载技术详情曝光:MBUX 车内助手
在上周刚刚举行的赛灵思开发者大会( 法兰克福站)上,戴姆勒智能车饰技术经理Thomas Kaelberer应邀出席赛灵思CTO Ivo Bolsens的主题演讲,首度公布了两家公司合作研发的人工智能车载系统的详细信息。
2018-12-18 |
AI
,
MBUX
,
戴姆勒
,
赛灵思
【教程】:使用 InTime 在 Plunify Cloud 优化 FPGA 设计
本教程旨在指导用户通过 Plunify Cloud 的云服务器,来使用 InTime 软件优化 FPGA 设计
2018-12-18 |
FPGA
,
InTime
,
Plunify-Cloud
逻辑电平之互连电平转换(10)
电平转换在实际电路设计中常常会用到,不同种类逻辑电平之间的转换一般通过特定逻辑功能器件实现(如使用MAX232实现TTL转RS232等等),但随着器件集成度的增加,工艺的提升,现在的控制器使用的逻辑电平电压等级越来越低(好多控制器对外接口都直接输出1.8V或更低了)
2018-12-18 |
电平转换
,
逻辑电平
Python生产力价值:赛灵思Zynq产品系列的前沿优势分析
赛灵思® PYNQ 框架能在 Zynq® 产品系列中实现对Python 语言及运行时的全面支持与集成。直接在 Zynq SoC 架构上利用 Python 的生产力优势,用户能够充分发挥可编程逻辑和微处理器的长处,更容易为人工智能、机器学习和信息技术应用构建设计。
2018-12-18 |
Arty-Z7
,
python
Xilinx ADAS 解决方案为比亚迪新一代商用及乘用车保驾护航
比亚迪 2018 年发布基于赛灵思 Zynq SoC L0/L1 前置摄像头 ADAS 解决方案的量新一代商用及乘用车系列开始量产,从而成为中国市场首家采用赛灵思 ADAS 解决方案并量产的中国汽车制造商
2018-12-18 |
ADAS
,
高级驾驶员辅助系统
ZYNQ+Vivado2015.2系列(十)MIO/EMIO再识,MIO的引脚“复用”,EMIO当作PS的接口连接PL
前面我们介绍过EMIO,但是不详细。MIO是PS的IO接口,这个M代表的是Multiuse,也就是多用途,在下图中我们可以看到54个MIO连接这么多东西,必须得复用,所以当我们开发的时候需要的功能配置上,不需要的去掉,防止IO口被占用
2018-12-17 |
Vivado2015.2
,
Zynq
【视频】SDAccel 内核接口的硬件调试
了解 SDAccel 提供的硬件调试功能,如何查看与内核之间的实时 AXI 传输,以及如何准备主机代码以使用 SDAccel 硬件调试功能。
2018-12-17 |
硬件调试
逻辑电平之互连电流倒灌(9)
在逻辑电平互连的过程中,经常会出现电流倒灌的现象。本篇从IO口的结构出发,分析电流倒灌的原因及解决措施
2018-12-17 |
逻辑电平
2023年全球机器视觉技术市场将达 248 亿美元
市场研究公司 BCC Research 在 2018 年 9 月公布了最 新的《机器视觉技术全球市场报告》。报告中指出,由于 受到制药、食品和饮料以及汽车行业强劲需求的驱动,全球机器视觉技术市场在规模上已经达到了一个新高度。
2018-12-17 |
机器视觉
Vivado使用指南(三):如何设置Vivado压缩BIT文件
在调试Vivado 过程中,由于生成的BIT文件过大,而我使用的FLASH又是32MBIT的,出现了FLASH过小,无法烧录的情况。网上搜索到的方法都是说“generate progamming file下会有一个属性,进去了在-g compress后面打勾”,但是我使用的是VIVADO2017.2,该版本根本找不到这个选项。于是只能自己慢慢摸索,终于,找到了两种方法
2018-12-17 |
Vivado
PYNQ上手笔记(5)——采用Vivado HLS进行高层次综合设计
实验中文件中包含一个矩阵乘法器的实现,实现两个矩阵inA和inB相乘得出结果,并且提供了一个包含了计算结果的testbench文件来与所得结果进行对比验证。
2018-12-14 |
PYNQ
,
Vivado-HLS
,
高层次综合
【视频】Skreens 参加 XDF Silicon Valley 2018
Skreens 展示了其系统解决方案,用于在 Xilinx FPGA 上开发加速视频和机器学习应用,和/或将加速视频处理集成到现有产品中。
2018-12-14 |
Skreens
,
Xilinx-FPGA
,
机器学习
,
视频处理
FPGA应用供电设计一点通
被广泛应用于各种产品,具有开发时间短、成本效益高以及灵活的现场重配置与升级等诸多优点。很多新型FPGA利用先进的技术实现低功耗和高性能。他们通过新的制造工艺降低了内核电压,从而扩大电源电压范围并提高电流量。很多FPGA对每个电源轨的供电需求不尽相同
2018-12-14 |
FPGA供电
,
ISL8274
,
电源模块
第一页
前一页
…
351
352
353
…
下一页
末页