跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
Vivado使用技巧(23)——综合运行与OOC
创建综合运行 一个“运行(run)”是指定义和配置设计在综合过程中的各方面,包括:使用 的Xilinx器件、应用的约束集、启动单个或多个综合的选项、控制综合引擎结果的选项。点击Flow菜单中的Create Funs,或在Design Runs窗口中: 点击工具栏中的+,即可打开新建运行窗口: 选择Synthesis,点击Next,打开配置综合运行的窗口:
2018-10-31 |
OOC综合
,
Vivado
FPGA设计千兆以太网MAC(2)——以太网协议及设计规划
上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测,验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前,要先清楚MAC与PHY之间的接口以及以太网协议细节,这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac. 1.GMII接口 此处使用较简单的GMII接口,接口列表及说明如下:...
阅读详情
2018-10-31 |
FPGA设计
,
以太网协议
,
千兆以太网MAC
Modelsim仿真基本命令介绍
作者:高世皓
2018-10-30 |
Modelsim
初识FPGA CLB之LUT实现逻辑函数
一、概述 LUT中文名字叫查找表。以7系列的FPGA为例,每一个Slice里面有四个LUT。FPGA就是通过LUT实现大量的组合逻辑,以及SLICEM里面的LUT还可以构成RAM,Shift Register,以及Multiplexers。这篇文章我们一起来学习LUT如何构成组合逻辑。 二、LUT实现原理 LUT,中文名字叫做查找表,其原理其实也就是一个一个查找表,...
阅读详情
2018-10-30 |
7系列FPGA
,
查找表
,
逻辑函数
Vivado FIR滤波器设计与仿真(一)
最近在学习FPGA DSP相关设计,从滤波器开始学习,最开始先生成两个正弦信号,产生混频信号,通过modelsim仿真来验证设计。 本案例用Block Design方法进行设计(也可以选择编写.v文件的形式进行设计)。 信号源产生 本次案例用DDS IP核产生两个简单的正弦信号,为了方便后面观察,这里分别产生一个4M和一个5M的正弦信号。 双击打开DDS IP核进入设置,对相关参数进行设置...
阅读详情
2018-10-30 |
Vivado
,
滤波器
利用ZYNQ SOC快速打开算法验证通路(6)——LWIP实现千兆TCP/IP网络传输
一、前言 之前ZYNQ与PC之间的网络连接依赖于外接硬件协议栈芯片,虽然C驱动非常简单,但网络带宽受限。现采用LWIP+PS端MAC控制器+PHY芯片的通用架构。关于LWIP库,已经有很多现成的资料和书籍。其有两套API,一个是SOCKET,另一个是本例中要用到的RAW。RAW API理解起来较为复杂,整个程序基于中断机制运行,通过函数指针完成多层回调函数的执行。SOCKET...
阅读详情
2018-10-30 |
Zynq
【视频】带有 Zynq UltraScale+ MPSoC 的嵌入式视觉和控制解决方案
行业抓取式演示视频重点介绍了 Zynq UltraScale+ MPSoC 装有专用处理引擎,面向图像处理、实时处理和功能安全性。
2018-10-29 |
图像处理
,
嵌入式视觉
,
Zynq-MPSoC
Zynq 轻量级以太网控制器LWIP传输速度优化
在sdk中选择lwip模板,编译调试可轻松连接成功并进行通信,模板中代码完成的任务是client给server发什么,server就会回复什么。 但是传输速度非常低下,只有50KB左右,所以需要改进速度,修改lwip BSP中的设置参数可明显改进传输速度,默认BSP参数是: 需要修改的参数如下:
2018-10-29 |
Zynq
【白皮书】使用Artix-7 FPGA降低系统功耗和成本
本白皮书讨论了功耗对系统设计的复合影响 - 包括BOM成本 - 以及Artix-7系列如何应对各种应用中的这些挑战。
2018-10-29 |
WP423
,
Artix-7
Zynq UltraScale+系列之“电源”
最近一个项目开始使用Xilinx的ZU+系列MPSoC,于是对其官网上的相关文档进行了学习梳理,包括电源、时钟、复位、配置和外围接口等。 本篇就电源部分进行梳理,其他部分会在后续的文章进行梳理,如有不妥之处,敬请留言指正为谢! 1、电源概述 引用UG1085中的一张图可以看出ZU+的电源还是相当复杂的,不过细细琢磨也就分为两部分:PL和PS,PL部分再细分为logic部分和GTx部分;...
阅读详情
2018-10-29 |
电源
,
Zynq-UltraScale
Python语言特性
作者:huyr830 下是看书归纳所写。 Python语言介绍: 1. Python是一门跨平台、开源、免费的解释型高级动态编程语言。 2. Python支持命令式编程(How to do)、函数式编程(What to do),完全支持面向对象程序设计,拥有大量扩展库。 3. Python也被誉为胶水语言。 胶水语言:可以把多种不同语言编写的程序融合到一起实现无缝拼接,...
阅读详情
2018-10-26 |
python
Zynq-7000 人体肤色识别
作者:OpenSLee,来源:FPGA开源工作室 1 背景知识 在肤色识别算法中,常用的颜色空间为Ycbcr,Y代表亮度,cb代表蓝色分量,cr代表红色分量。 由于肤色在YCbCr 空间受亮度信息的影响较小,本算法直接考虑 YCbCr 空间的 CbCr分量,映射为两维独立分布的 CbCr空间。在 CbCr空间下,肤色类聚性好,利用人工阈值法将肤色与非肤色区域分开,形成二值图像。 RGB 转...
阅读详情
2018-10-26 |
Zynq-7000
,
人体肤色识别
【视频】软件与 IP 产品执行副总裁 Salil Raje 与您分享 AI 加速
聆听软件与 IP 产品执行副总裁 Salil Raje 与您分享最新的 Xilinx 机器学习战略
2018-10-26 |
AI加速
,
机器学习
三星电子发布基于赛灵思技术的 SmartSSD 解决方案
2018年10月26日, 中国北京, 赛灵思刚刚度过了激动人心的几周,在硅谷与北京举办了开发者的盛会XDF(赛灵思开发者大会),并发布了加速人工智能和数据中心应用的 Versal与 Alveo两大产品系列。
2018-10-26 |
SmartSSD
,
三星电子
,
今天头条
FPGA设计千兆以太网MAC(1)——通过MDIO接口配置与检测PHY芯片
作者:没落骑士 一、前言 本文设计思想采用明德扬至简设计法。以太网这一高效实用的数据传输方式应用于各个领域,如网络交换设备,高速网络相机等。虽然各FPGA厂商都提供MAC IP核,但大多收费,有时无法破解。不同厂家之间无法移植,而且为了通用性考虑牺牲了效率,因此自己动手写一个以太网MAC是个不错的选择。 本博文讨论通过MDIO接口管理PHY芯片来验证其正确工作,...
阅读详情
2018-10-26 |
FPGA设计
,
千兆以太网MAC
第一页
前一页
…
363
364
365
…
下一页
末页