FPGA 开发圈 | FPGA 社区

移位寄存器复位与不复位的区别

作者：胡建东，玩儿转FPGA 实现一个4bit的移位寄存器如下，不带复位 module shift_reg( input clk, input rst, input din, output dout ); reg [ 3:0] buff; assign... 阅读详情

2018-10-09 | 移位寄存器

本文从软件工程师角度对HDMI spec进行解析，基于的spec版本为1.4，也是设备支持最多最成熟的版本，目前最新版本为2.0。 1 概述 HDMI（High-Definition Multiface Interface）是Hitachi, Panasonic, Philips, SiliconImage, Sony, Thomson, Toshiba几家公司共同发布的一款音视频传输协议，... 阅读详情

2018-10-09 | HDMI, HDMI协议

学会System Generator（21）——图像采集与输出（文件方法）

本文是该系列的第21篇。前几篇介绍的音频信号处理本质上属于一维信号，直接采样与输出即可。但图像属于二维信号，如果想在Simulink中采集和输出图像，进行图像处理算法的仿真时会遇到一些问题。本文将介绍如何搭建图像的采集与输出模型。采集图像需要解决的问题 Computer Vision System Toolbox中包含两个模块：Image From File可以读取图片格式的文件；Video... 阅读详情

2018-10-09 | System Generator, 图像采集

Xilinx Ten Giga Sub System IP 使用

IP核描述 10 Giga Ethernet Sub System , 参考文档PG157： https://www.xilinx.com/support/documentation/ip_documentation/axi_10g_et... IP核提供一个MAC模块和一个PCS/PMA模块，PCS/PMA模块支持10GBASE-R/10GBASE-KR。... 阅读详情

2018-10-08 | Xilinx

把WNS提升53%？使用Vivado的“Placement Seeds”

尽管 Vivado 不支持 “placement cost tale”的功能，InTime 却有一个相似功能叫做“Placement Exploration”配方（Receipe），并且不会对性能产生任何影响。在本文中，我们将通过展示几则用户案例的结果，来了解这个布局配方的作用以及它能对您有哪些帮助。 1. 什么是“Placement Exploration”配方？ Placement... 阅读详情

2018-10-08 | Vivado

Python开发的十个Tips，你知道几个？

译 | 王坚整理 | AI时间下面是十个Python中很有用的贴士和技巧。其中一些是初学这门语言常常会犯的错误。注意：假设我们都用的是Python 3 1. 列表推导式你有一个list：bag = [1, 2, 3, 4, 5] 现在你想让所有元素翻倍，让它看起来是这个样子：[2, 4, 6, 8, 10] 大多初学者，根据之前语言的经验会大概这样来做 bag = [1, 2, 3, 4... 阅读详情

2018-10-08 | python

利用ZYNQ SOC快速打开算法验证通路（5）——system generator算法IP导入IP integrator

一、前言　　利用FPGA设计算法一直以来都是热点，同样也是难点。将复杂的数学公式模型通过硬件系统来搭建，在低延时高并行性等优势背后极大提高了设计难度和开发周期。Xilinx公司的sysGen（system generator）工具扩展了MATLAB的simulink，提供很多IP Catalog中没有的基础模块和针对DSP应用的硬件模型。... 阅读详情

2018-10-08 | System Generator, Zynq

DVI-to-RGB(Sink)IP User Guide

1、介绍本用户指南介绍了Digilent DVI-to-RGB视频解码器知识产权。该IP直接连接到Sink器件的DVI 1.0规范中定义的原始转换最小化差分信号（TMDS）时钟和数据通道输入。它解码视频流并输出24位RGB视频数据以及从TMDS链路恢复的像素时钟和同步信号。 2、特性 •直接连接到顶级数字视频接口（DVI）端口 •24位视频（带同步信号的时钟并行视频数据）输出 •... 阅读详情

2018-09-30 | Digilent, 视频解码器

MPSOC之6——开发流程linux编译

0.顶层Makefile增加交叉编译器顶层makefile： ARCH ?= $(SUBARCH) CROSS_COMPILE ?= $(CONFIG_CROSS_COMPILE:"%"=%) 改为： ARCH ?= arm64 CROSS_COMPILE ?= aarch64-linux-gnu- 1.生成.config ***... 阅读详情

2018-09-30 | Linux编译, MPSoC

XDF之约（ 1）：来自瑞士 Enclustra 公司的 Zynq UltraScale+ SOM，特别推出XDF 独家推广价！

您想缩短您产品的上市时间和开发费用吗？请来访我们的展台看我们是如何做到的。 Enclustra提供种类最全面的工业级Xilinx Zynq Ultrascale+ MPSoC核心板模块，和多达20款的上一代SoC和FPGA核心板模块。完善的文档、参考设计、Linux BSP和我们一流的技术支持会让您在使用Enclustra SoC或FPGA核心板模块进行设计时得心应手。... 阅读详情

2018-09-30 | Enclustra, Mars-XU3, XDF2018

Vivado使用技巧（19）——使用Vivado Simulator

Vivado Simulator基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮：这些控制功能依次是：

2018-09-30 | Vivado, Vivado-Simulator

什么是TTL电平、CMOS电平？区别？

什么是ttl电平 TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL(晶体管-晶体管逻辑电平)信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，... 阅读详情

2018-09-30 | CMOS电平, TTL电平

利用ZYNQ SOC快速打开算法验证通路（4）——AXI DMA使用解析及环路测试

一、AXI DMA介绍　　本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP（高性能）接口通过AXI_DMA完成数据搬移，这正符合PG021 AXI DMA v7.1 LogiCORE IP Product Guide中介绍的AXI DMA的应用场景：The AXI DMA... 阅读详情

2018-09-29 | AXI-DMA, Zynq

深度学习最常用到的20个Python库

【导读】Python在解决数据科学任务和挑战方面处于领先地位。而一些方便易用的库则帮助了开发人员高效开发。在这里我们整理了20个在深度学习、数据分析中最常用、最好用的Python库，供大家一起学习。作者｜ ActiveWizards 编译｜专知整理｜Yingying，李大囧核心库与统计 NumPy 我们从科学应用程序库开始说起，NumPy是该领域的主要软件包之一。... 阅读详情

2018-09-29 | python, 深度学习

学会System Generator（20）——基于LSB算法的数字水印技术

本文是该系列的第20篇。数字水印是一种将标识信息嵌入到载体当中，且不影响载体使用的一种技术，主要分为时域水印嵌入算法（将水印嵌入到时域采样数据中）和变换域水印嵌入算法（先对音频做变换，将水印嵌入到变换域系数中）。本文将介绍一种简单的时域水印嵌入算法——LSB算法。 LSB算法通常数字水印技术有不可感知性的要求，即嵌入数字水印后载体数据发生了变化，但是不会影响到该数据的使用，... 阅读详情

2018-09-29 | LSB算法, System Generator