FPGA 开发圈 | FPGA 社区

您的设计中有低语者吗？

作者：德州仪器 Atul Patel 大家许多人可能都与“低语者”有过交谈—低语者是指说话声音超低几乎让人听不明白的人。与低语者交谈往往会导致沟通错误且混杂各种信号，这种场景在上世纪90年代知名情景喜剧《低语者》中体现得淋漓尽致。那么，低语者与电子系统及其设计有何关系呢？现代电子信号链已开始更多地采用在较低电压节点运行的集成电路（IC）。Sub-1V器件，如大型微处理器、现场可编程门阵列... 阅读详情

2018-09-07 | SN74AXC8T245, 电压转换器

FPGA调试的那些事.....

作者：依元素科技 FPGA调试时硬件设计中及其重要的一步，本文就在FPGA调试过程中存在3种常见的误解，进行一些讨论: 误解#1：调试工作的存在, 是因为工程师不够称职。误解#2：单一处理方法应解决所有调试问题。误解#3：FPGA调试硬件总是“浪费”资源。首先针对误解#1,调试工作是设计过程的一部分可以很负责的说：即使是最好的工程师也需要进行调试验证工作。

2018-09-06 | EXOSTIV, FPGA调试

基于 Speedgoat 系统验证 FPGA 算法

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它作为专用集成电路（ASIC）领域中的一种半定制电路而出现，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。主要用于信号处理及各类高速模拟仿真。以PWM信号的捕获为例，说明FPGA与CPU（不考虑芯片专用外设）在处理上的差异。当CPU通过GPIO对PWM信号采样时，... 阅读详情

2018-09-06 | FPGA算法, Speedgoat

H.264三种码率控制方法(CBR, VBR, CVBR)

CBR（Constant Bit Rate）是以恒定比特率方式进行编码，有Motion发生时，由于码率恒定，只能通过增大QP来减少码字大小，图像质量变差，当场景静止时，图像质量又变好，因此图像质量不稳定。这种算法优先考虑码率(带宽)。这个算法也算是码率控制最难的算法了，因为无法确定何时有motion发生，假设在码率统计窗口的最后一帧发生motion，就会导致该帧size变大，... 阅读详情

2018-09-06 | CBR, CVBR, H.264, VBR

适用于 Xilinx Zynq® UltraScale+™ ZU2CG−ZU5EV MPSoC 的集成电源参考设计

TIDA-01480 参考设计是一种可扩展的电源设计，旨在为 Xilinx Zynq UltraScale+ (ZU+) 系列 MPSoC 器件供电。此设计接收来自标准直流电源的电力，并通过明确的 Samtec 插座端子板连接方式为 Xilinx 芯片组和 DDR 存储器的所有电源轨供电。此设计具有可扩展性，能够支持整个 ZU+ 系列的器件：从最基础的具有双核 ARM® Cortex™-A53... 阅读详情

2018-09-06 | TIDA-01480, ZU2CG, 电源设计

一文了解赛灵思新一代闪存存储解决方案

今年的闪存峰会 (FMS, Flash Memory Summit ) 重点关注的是非易失性存储器 Express (NVMe)、架构端非易失性存储器 (NVMe-oF)、永久存储器等前沿的存储器技术以及关键的开源软件主题。作为面向主机连接性可投产存储阵列的领先品牌，赛灵思展示了一系列涵盖不同生态系统、合作伙伴和客户的新一代闪存存储解决方案。数据泛滥的时代云计算无处不在。... 阅读详情

2018-09-06 | 赛灵思, 闪存存储

华为云发布国内首款FPGA云视频编码加速服务

近日，华为云联合全球领先视频编码加速方案提供商NGCodec发布国内云上首款基于FPGA平台的视频编码加速服务，该服务提供针对视频直播场景专业优化的H.265编码器Chestnut A，并采用业界领先的FPGA视频流媒体加速技术，对视频直播的编码计算进行极致加速，相对于传统的基于CPU的编码处理将H.265编码性能提升2倍以上，功耗降低2倍以上，码率相对于标准264降低33%以上。而且，... 阅读详情

2018-09-05 | FPGA云服务, H.265, NGCodec, 华为云, 视频编码

适用于 Xilinx® Zynq®-7、Spartan®-7 和 Zynq®-7000 FPGA 的集成电源参考设计

该参考设计是一种可扩展的电源设计，旨在为基于 FPGA 的 Artix-7、Spartan-7 和 Zynq-7000 系列器件供电。此设计接收来自标准直流电源的电力，并通过明确的 Samtec 插座端子板连接方式为 Xilinx 芯片组和 DDR 存储器的所有电源轨供电。

2018-09-05 | FPGA, TIDA-050000

PYNQ直播：加速电机控制应用中的边缘分析和机器学习部署

你想知道如何为电机控制或者其它工业物联网应用实现远程诊断和预测性维护吗？此次研讨会将通过名为“PYNQ”的革新型架构向您展示赛灵思 Zynq SoC在工业物联网边缘智能和控制应用中的“自适应”的能力。。Python + Zynq= PYNQ。PYNQ是赛灵思公司开发的一个开源项目，旨在让基于赛灵思Zynq的嵌入式系统设计更加容易。... 阅读详情

2018-09-05 | PYNQ, 机器学习, 电机控制, 边缘分析

Python实现TFTP

一、TFTP协议简单介绍 1、定义 TFTP（Trivial File Transfer Protocol)：简单文件传输协议）。 TFTP是TCP/IP协议族中的一个用来在客户端与服务器之间进行简单文件传输的协议，传输不复杂、开销不大的文件。端口号固定为69。 TFTP是一个传输文件的简单协议，它基于UDP协议而实现。 2、特点简单、占用资源少、基于UDP实现、端口号为69、... 阅读详情

2018-09-05 | python, TFTP

CNN在ZYNQ上的实现

ZYNQ简介 ZYNQ系列是Xilinx推出的高端嵌入式SoC，其在片上集成了ARM处理器和FPGA。ZYNQ与传统的嵌入式CPU相比，具有强大的并行处理能力。开发人员利用FPGA强大的并行处理能力，不仅可以解决多种不同信号处理应用中的大量数据处理问题，而且还能通过加入更多外设来扩展处理系统的功能。ZYNQ通过引入最新的高速AXI-4总线，可轻松实现外设的扩展与高速互访。 ZYNQ... 阅读详情

2018-09-05 | CNN, Zynq

告别选择困难症——区分FPGA与CPLD

如何区分CPLD或FPGA和哪一个更适合自己？这是一个老生常谈的问题，尤其是学生和初学者。如果您也在这个问题上很迷茫，那么就请听小编为您区分FPGA与CPLD。 CPLD 我们先来看看CPLD，在此以Xilinx CoolRunner-II为例。下图是Xilinx CoolRunner-II的架构图。现在小编为您解释一下上图的内容。 1.该CPLD具有从“功能块1”到“功能块n”... 阅读详情

2018-09-04 | CPLD, FPGA, 今日头条

基于Vivado HLS的帧差图像实现

作者：晨，来源：FPGA开源工作室 1. 帧差法原理帧差法的实现非常简单：如图可见，由目标运动引起的运动变化区域包括运动目标在前后两帧中的共同位置(图中黑色区域)、在当前帧中新显露出的背景区域和新覆盖的背景区域三部分。数学原理： 2.vivado HLS实现 Vivado HSL是xilinx公司推出的高层次综合工具，使用C/C++就能实现传统的verilog语言进行的开发，... 阅读详情

2018-09-04 | Vivado HLS, 帧差法

PCIe学习（三）——PCIe DMA关键模块分析之二

简介这是学习PCIe DMA传输的第二篇博客，在前一篇中叙述了PCIe DMA传输的部分基础知识，并且较为详细的分析了接收引擎的各个状态，这里接着分析第二个关键模块：发送引擎（BMD_64_TX_ENGINE.v）。软件：VIVADO2017.4 第一步：模块功能分析在分析发送引擎的具体操作之前，需要多这个模块实现的功能进行简单的分析。... 阅读详情

2018-09-04 | PCIe

学会System Generator（15）——三种数控振荡器设计方法

本文是该系列的第15篇。数字控制振荡器（NCO）是FPGA中常用的一个模块，在《FPGA数字信号处理系列》第一篇就对其做了相关介绍。System Generator中的block大致可以分为两类：高层次封装（面向系统级，如第2篇设计中用到的Digital FIR Filter）和低层次封装（面向底层，与FPGA资源的联系更直接）。本文将采用IIR滤波器、DDS、DDS Compile... 阅读详情

2018-09-04 | System Generator, 数字控制振荡器