跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
Vivado报告指定路径时序
Vivado运行Report Timing Summary时,只显示各个子项目最差的十条路径,很可能并不包含你最关心的路近,这个时候显示指定路径的时序报告就显得很重要了,下面就简单介绍一下Vivado下显示指定路径时序报告的流程。 1.打开布局布线后的结果 2.指定到工具下的时序报告 3.选择路径的起点和终点
2018-08-16 |
Vivado
汽车雷达传感器和拥挤不堪的无线电频谱: 城市电子战场?
作者:Sefa Tanis 随着汽车雷达越来越普及,城市环境中拥挤不堪的射频频谱将变成一个电子战场。雷达将面临无意或有意干扰的组合式攻击,设计人员必须像在电子战(EW)中一样实施反干扰技术。 汽车雷达通常会遭受拒绝式或欺骗式干扰。拒绝式干扰会致盲受害车辆雷达。这种技术会降低信噪比,导致目标检测的概率降低。另一方面,欺骗式干扰会让受害车辆雷达"认为"存在虚假目标。受害车辆雷达失去追踪真实目标的能力...
阅读详情
2018-08-16 |
5G毫米波
,
汽车雷达
Xilinx SDK 初学之——API函数笔记(GPIO函数)
初学Xilinx SDK的开发,下面记录使用到的API函数及自己的理解。若有误,还请指教。 xgpio函数 1、int XGpio_Initialize(XGpio * InstancePtr, u16 DeviceId)
2018-08-16 |
GPIO函数
,
SDK
用于汽车ADAS应用的以太网时间敏感网络
作者:John Swanson,Synopsys公司高级产品营销经理 汽车电子系统的新时代已经减少了事故和死亡事件。进一步改进用于安全关键型汽车应用的先进驾驶辅助系统(ADAS)将是下一个浪潮,这需要大量的数据传输和后续处理。系统正变得越来越复杂,因为它们把来自紧急制动、碰撞避免、车道偏离警告、完全自动驾驶等方面的ADAS应用结合到了一起,使得预测延时和带宽保证越来越重要。例如,...
阅读详情
2018-08-15 |
ADAS
,
以太网
,
时间敏感网络
学会System Generator(11)——Black Box调用HDL代码
本文是该系列的第11篇。从前面的设计中可以看出,System Generator最适合的是完成DSP系统的设计,可以大大提高设计效率,而其它设计任务通常仍需要使用HDL模型来设计。 但是System Generator提供了一个特性:可以通过black box这个block将其它HDL文件以黑盒的形式封装到System Generator设计中,在仿真时使用Simulink+Vivado...
阅读详情
2018-08-15 |
System Generator
JTAG各类接口针脚定义及含义
JTAG有10pin的、14pin的和20pin的,尽管引脚数和引脚的排列顺序不同,但是其中有一些引脚是一样的,各个引脚的定义如下。 一、引脚定义 Test Clock Input (TCK) -----强制要求1 TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号,TAP的所有操作都是通过这个时钟信号来驱动的。 Test Mode...
阅读详情
2018-08-15 |
JTAG
2018及未来机器视觉趋势展望
传统上,机器视觉是指计算机视觉在工业领域或一些实际应用及处理过程中的使用,其中需要根据视觉系统所做的图像分析,来执行某一功能或结果。视觉系统使用软件来识别预编程的特征,并且基于这些“发现”来触发各种设定的“动作”。描述它的一种最简单方法是:从数字视频和图像数据中自动提取信息。 今天,机器视觉技术在全球范围内的使用量逐年呈增长态势。在世界上一些最大的市场中,...
阅读详情
2018-08-15 |
机器视觉
锁相环(PLL)基本原理
作者:Ian Collins 摘要: 锁相环(PLL)电路存在于各种高频应用中,从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO),以及矢量网络分析仪(VNA)中的超快开关频率合成器。本文将参考上述各种应用来介绍PLL电路的一些构建模块,以指导器件选择和每种不同应用内部的权衡考虑,这对新手和PLL专家均有帮助。本文参考ADI公司的ADF4xxx和HMCxxx系列PLL和压控振荡器(...
阅读详情
2018-08-14 |
ADI
,
PLL电路
,
锁相环
静态时序分析初步认识
静态时序分析是学习FPGA必须学习的一个知识点,通过一段时间的学习,先将自己所学到的一点静态时序分析的基础稍作总结。 这是一张再熟悉不过的图形,以及两个基础公式 Tperiod>Tcko+Tlogic+Tnet+Tsetup-Tclk_skew (1) Tcko+Tlogic+Tnet>Thold+Tclk_skew...
阅读详情
2018-08-14 |
静态时序
赛灵思:将推自适应计算加速平台 满足智慧城市需求
把张学友变成“逃犯克星”,让自动驾驶汽车实时识别路况,在顾客进入商场时就能识别他的情绪,嵌入了高速处理性能芯片的智能摄像头越来越接近于智慧城市的“眼睛”。而芯片巨头赛灵思(Xilinx)正是让这些场景得以实现的解决方案供应商之一。 全球最大的可编程芯片(FPGA)厂商赛灵思(Xilinx)成立于1984年,是美国一家科技公司,主要提供基于系统逻辑基础的软件程序化解决方案。...
阅读详情
2018-08-14 |
智慧城市
,
自适应计算
,
赛灵思
卷积神经网络的最佳解释
CNN由由可学习权重和偏置的神经元组成。每个神经元接收多个输入,对它们进行加权求和,将其传递给一个激活函数并用一个输出作为响应。整个网络有一个损失函数,在神经网络开发过程中的技巧和窍门仍然适用于CNN。很简单,对吧? 那么,卷积神经网络与神经网络有什么不同呢? 和神经网络输入不同,这里的输入是一个多通道图像(在这种情况下是3通道,如RGB)。 在我们深入之前,让我们先了解一下卷积的含义...
阅读详情
2018-08-14 |
卷积神经网络
关于Xilinx FPGA FFT IP核的学习笔记
最近在做载波同步锁相环的时候,需要用到FFT核对AD采样数据进行傅里叶变换,以得到锁相环中NCO的初始频率控制字。关于FFT蝶形算法,包括高版本的FFT核(带AXI4协议)在这先不阐述了。 本文主要是记录7.1版本的FFT核学习仿真记录,把摸索过程中遇到一些问题和解决方法都记录下来,方便以后借鉴和使用。 首先是IP核的配置: 配置的第一页主要是通道数量设置,转换点数设置,目标时钟速率设置,...
阅读详情
2018-08-14 |
FFT
关于zynq debug进入main函数或汇编函数的小技巧
相信很多朋友在调试ZYNQ的时候也遇到过这个问题,在SDK模式先DEBUG电路板的时候,执行完debug后,分布运行有时候进入C语言的main函数,有时候进入编译后的汇编main函数。 对于我这种汇编小白,C函数显得更容易理解,也方便调试。下面解释一下为什么会出现这两种现象,完全是因为我们操作的原因,因而完全可以避免。 在调试界面选择调试文件的时候,...
阅读详情
2018-08-13 |
main函数
,
汇编函数
深鉴科技姚颂:做芯片若只看到“芯片” 公司一定死掉
新浪科技讯8月10日下午消息,近日,华创资本正式推出由麻省理工科技评论、DeepTech深科技、华创资本共同出品的《未来版图》图书,发布会邀请了人民邮电出版社社科人文分社副社长恭竟平,DeepTech联合创始人陈禺杉,《未来版图》编定人陈序,深鉴科技创始人姚颂和华创资本合伙人熊伟铭。 其中,深鉴科技因7月份正式被美国Xilinx公司收购而广受关注,...
阅读详情
2018-08-13 |
AI
,
人工智能
,
姚颂
,
深鉴科技
Xilinx System Generator模块中各个常见选项的含义
1. Precision:仿真计算时可按任意精度定点数进行,Full Precision,提供足够的精度;User defined Percision,由开发人员定义位数和小数位。(FPGA上运行的是浮点型?) 2. Aritchmetic Type:可以定义无符号或带符号位(二进制补码)作为输出类型。 3. Number of bits:定义定点数的数据格式:位数,...
阅读详情
2018-08-13 |
System Generator
第一页
前一页
…
379
380
381
…
下一页
末页