【视频】:基于 Zynq 的高性能低功耗矿机
星期三, 一月 17, 2018 - 16:47 围观: 342
搭建Zedboard交叉编译环境
星期三, 一月 17, 2018 - 16:43 围观: 126
Vivado之 TCL脚本工具(基本语法)
星期三, 一月 17, 2018 - 11:27 围观: 263
2018年以后的人工智能软硬件和应用将如何发展?
星期三, 一月 17, 2018 - 09:23 围观: 150
Xilinx汽车级 Zynq UltraScale+ MPSoC 系列面世
星期二, 一月 16, 2018 - 14:02 围观: 127
一文了解Zynq里面的AXI总线
星期二, 一月 16, 2018 - 11:03 围观: 339
华为云FPGA服务为应用上云打call —— 探索为何华为云FPGA异构计算技术私享会上海站如此火爆
星期二, 一月 16, 2018 - 10:30 围观: 160
【视频】:Vivado HLS 需要了解的知识点
星期二, 一月 16, 2018 - 10:07 围观: 270
赛灵思:以客户为导向,用FPGA助力中国AI创新创业浪潮
星期二, 一月 16, 2018 - 09:27 围观: 172
硬件工程师之问:新款Brain-1板子都能做点儿啥?
星期一, 一月 15, 2018 - 15:40 围观: 206
如何着手电源设计
星期一, 一月 15, 2018 - 11:49 围观: 206
TMDS编码算法分析(2)
星期一, 一月 15, 2018 - 10:31 围观: 196
【视频】:基于Zynq的机器人视觉定位系统
星期一, 一月 15, 2018 - 10:07 围观: 179
Vivado综合设置选项分析:-flatten_hierarchy
星期一, 一月 15, 2018 - 09:18 围观: 291
震惊!服务器I/O带宽竟达到惊人的3.2Tbps!
星期五, 一月 12, 2018 - 16:00 围观: 327
Vivado HLS嵌入式实时图像处理系统的构建与实现
星期五, 一月 12, 2018 - 11:43 围观: 318
xilinx的aix4-stream总线设计技巧
星期五, 一月 12, 2018 - 10:13 围观: 192
FPGA上实现HDMI(1)
星期五, 一月 12, 2018 - 09:43 围观: 314
【视频】:开放自动化与工业物联网方案演示
星期五, 一月 12, 2018 - 09:15 围观: 97
基于赛灵思Zynq UltraScale+ MPSoC的2X2 多输入多输出(MIMO)软件定义无线电(SDR)设备
星期四, 一月 11, 2018 - 15:30 围观: 482