MATLAB R2018a，96 个产品你用过哪些？
星期一, 三月 19, 2018 - 10:28 围观: 359
MATLAB R2018a 于今日正式发布，其中包含一系列 MATLAB/Simulink 的新功能和新产品，还包括 94 个其他产品的更新和修补程序。 R2018a 版本更新还包括两个新产品： Vehicle Dynamics Blockset -...
PetaLinux启动过程解析
星期一, 三月 19, 2018 - 10:14 围观: 192
1、BootROM部分 在器件上电运行后，处理器自动开始Stage-0 Boot，也就是执行片内BootROM中的代码 BootROM会初始化CPU和一些外设，以便读取下一个启动阶段所需的程序代码，FSBL（First 2、BOOT.bin部分 BootROM会去读取MIO[2..8],...
Vivado IP集成器（IPI）基本设计流程
星期五, 三月 16, 2018 - 11:26 围观: 236
Vivado IPI 怎么用？ Vivado IPI 设计的整体流程是什么？ Vivado IPI 中如何做总线信号处理？ Vivado IPI 下还有什么小把戏可以让我玩的更爽？ …… IPI 设计流程 首先呢，我们先看最基本的设计流程。 创建工程 创建工程，这个不多说了，...
基于AXI VDMA的图像采集系统
星期五, 三月 16, 2018 - 09:15 围观: 282
本课程将对Xilinx提供的一款IP核——AXI VDMA(Video Direct Memory Access) 进行详细讲解，为后续的学习和开发做好准备。内容安排如下：首先分析为什么要使用VDMA、VDMA的作用；然后详细介绍VDMA的特点、寄存器作空间； 最后阐述如何使用VDMA，...
AI芯片，将引发“智联网”大变革
星期五, 三月 16, 2018 - 09:05 围观: 168
随着AI快速发展应用，尤其是图像处理数据量大，快速响应，CPU不再是好的选择。GPU芯片逐渐成为深度神经网络（DNN, Deep Neural Network）计算的主流。 物联网被认为是继计算机、互联网之后世界信息产业发展的第三次浪潮，未来5-10年会对人类生产、生活产生深远影响，...
信用卡大小的SoM：Mercury+ XU1
星期四, 三月 15, 2018 - 10:09 围观: 1,366
作者：Steve Leibson，编译：stark SoM（System on Module）又称片上系统，它代表一种通用型的解决方案，为嵌入式系统开发提供了必需的硬件和软件资源，SoM模块与自定义载板的组合能够提供完整且灵活的开发平台，在工业自动化、航空航天、机器人、医疗等领域有着广泛的应用。...
如何将 Simulink 应用于 ISO 26262 项目
星期四, 三月 15, 2018 - 09:36 围观: 214
作者： Tom Erkkinen，MathWorks 代码生成产品经理；译者龚小平，MathWorks公司中国区高级应用工程师 研究传统汽车和自动驾驶汽车嵌入式安全系统领域的汽车工程师正在寻找有效方式满足 ISO 26262[1] 严苛的流程标准：乘用车研发领域的功能安全标准。...
腾讯FPGA团队亮相FPGA2018
星期四, 三月 15, 2018 - 09:10 围观: 512
FPGA、FPL、FCCM和FPT并称FPGA领域四大顶级会议。其中，FPGA会议是FPGA领域最重要的顶级会议，旨在展现与FPGA技术相关所有领域的最新进展，如基本逻辑电路和架构、计算机辅助设计、高层次综合、工具和模型、处理器和系统、测试方法、应用开发等。 2月25-27日，FPGA...
ZYNQ-ZedBoard USB HOST问题二探
星期四, 三月 15, 2018 - 09:02 围观: 207
上一次讲到USB不启动问题是由与Vivado工程中的EMIO引脚未正确配置造成的，那么软件上又是如何使用这个引脚的呢？ 首先，Xilinx提供的Linux 开发包中已经包含了gpio的驱动和sysfs进行配套，并在设备树文件中对OTG-RESETN进行了初始化配置和声明。 其次，在实际使用中，...
神经网络，流形和拓扑
星期四, 三月 15, 2018 - 09:00 围观: 262
拓扑学，神经网络，深度学习，流形假设 最近，深度神经网络引起了人们广泛的关注，因为它在计算机视觉等领域取得了突破性的成果。1 但是，他们仍然有一些担忧。一个是人们无法监控到神经网络究竟在做什么。例如一个人训练得好，就能获得高质量的成绩，但要了解这个过程是如何发展的过程是比较困难的。...
Vadatech出品板卡怪兽：AMC584
星期三, 三月 14, 2018 - 15:22 围观: 270
作者：Steve Leibson，编译：stark 今天向大家介绍得这款板卡是Vadatech公司推出的AMC584，它可以称得上是怪兽级板卡了，有着极其丰富的I/O扩展，比如集成了5个QSFP28 100GE通信接口，此外还设计了高达16GB的DDR4内存颗粒，...
三种决策树算法（ID3, CART, C4.5）及Python实现
星期三, 三月 14, 2018 - 11:04 围观: 260
作者：应兆康 1. 决策树(Decision Tree)简介 1.1. 决策树的原理 决策树是属于机器学习监督学习分类算法中比较简单的一种，决策树是一个预测模型；他代表的是对象属性与对象值之间的一种映射关系。树中每个节点表示某个对象，而每个分叉路径则代表的某个可能的属性值，...
2018 光通信大会 - Xilinx 展位亮点
星期三, 三月 14, 2018 - 10:22 围观: 147
首先欢迎您参加 2018 光通信大会，赛灵思在本届大会上向广大工程师朋友展示了非常精彩的内容，包括112G PAM4 光纤网络电气信号传输技术 以及 带有 58G PAM4 收发器的 Virtex UltraScale+ 产品系列。 与此同时，我们在展会期间还展示和演示了以下内容： 400G...
【网上研讨会】在 Zynq MPSoC 上实现多路视频流转码的方案
星期三, 三月 14, 2018 - 09:42 围观: 253
赛灵思 “任意媒体任意网络系列” 研讨会将由来自赛灵思公司的资深视频系统主任架构师，酆毅（Bob Feng）向大家演示 Zynq UltraScale+ MPSoC EV器件的相关内容，以及如何在多路视频流的转码应用中使用它们。Zynq UltraScale+ MPSoC...
ZYNQ-ZedBoard USB HOST问题初探
星期三, 三月 14, 2018 - 09:14 围观: 243
在用Vivado （2015.4.2）在ZedBoard上搭建如图所示的PS最小系统时，USB-OTG无法正常使用且在启动LOG中报错。 经过与原厂的各个启动文件进行对比替换，最后确定是Vivado工程生成的bit流出了问题。也就是说建立的工程不对。 USB 启动错误提示信息：...
Xilinx 面向未来光纤网络的突破性技术与产品亮相OFC 2018
星期二, 三月 13, 2018 - 15:57 围观: 191
公司演示了FPGA业界首项计划在 7nm 产品应用的112G PAM4 收发器技术，并宣布 Virtex UltraScale+ 系列新增 58G PAM4 FPGA 产品 赛灵思公司（Xilinx, Inc.，(NASDAQ:XLNX)），今天宣布在 2018 年美国光纤通讯展览会及研讨会（...
【视频】:Xilinx 推出支持 PAM4 的 Virtex UltraScale+ FPGA
星期二, 三月 13, 2018 - 13:51 围观: 422
了解 Xilinx 如何将 58Gb/s PAM4 收发器集成在 16nm Virtex UltraScale+ 产品组合中。这些最新器件基于业界领先的高端 FPGA，可在现有基础架构上为数据中心互联、5G 基础架构及网络、以及测量测试应用提供两倍的带宽，从而可为新一代基架、...
ubuntu16.04安装Vivado 2017.4 教程
星期二, 三月 13, 2018 - 09:48 围观: 866
安装vivado2017.4主要参考以下博客，并做了一下总结： 1. Linux 下安装vivado2014.4 2.在Linux （Ubuntu）下面安装并启动Xilinx Vivado
microzed qspi启动方式(1)
星期二, 三月 13, 2018 - 09:25 围观: 144
1 创建fsbl 1）第一步 创建fsbl 应用。这个C程序 嵌入了所有 Vivado Block Design中设置的内部寄存器。 2） make configuration release 2 准备启动镜像 Xilinx Tools -> Create Zynq Boot Image...
高速FPGA设计方案调试利器：EXOSTIV Probe
星期一, 三月 12, 2018 - 16:20 围观: 315
作者：Steve Leibson，编译：stark 相信每一个电子工程师在项目开发的过程中都不可避免的要进行方案的调试，除了模拟调试我们还必须进行真机调试才能确保功能的正常，通常我们采用的调试方法分为两种：第一种是使用硬件逻辑分析仪，第二种是采用嵌入逻辑分析IP，通过JTAG连接开发IDE进行调试...