基于AXI总线的DDR仿真模型
星期二, 七月 18, 2017 - 14:45 围观: 140
Zynq-7000学习笔记(四)——Zedboard HDMI核的构建和输出显示测试
星期二, 七月 18, 2017 - 10:25 围观: 314
神经网络快速入门:什么是多层感知器和反向传播?
星期二, 七月 18, 2017 - 10:09 围观: 188
前方高能,“Lidless”FPGA! Bittware应用Xilinx Virtex UltraScale+ VU13P扩大XUPVV4 PCIe卡
星期一, 七月 17, 2017 - 16:40 围观: 1,109
视频:Vivado工程变更命令 (ECO)
星期一, 七月 17, 2017 - 14:09 围观: 174
Massive MIMO和波束赋形:5G流行词背后的信号处理
星期一, 七月 17, 2017 - 11:51 围观: 1,148
复用现有LabVIEW代码,缩短开发时间
星期一, 七月 17, 2017 - 11:26 围观: 141
FPGA开发要懂得使用硬件分析仪调试——ILA(1)
星期一, 七月 17, 2017 - 10:01 围观: 238
现代重工采用NI HIL(硬件在环)仿真加速产品研发
星期五, 七月 14, 2017 - 14:33 围观: 881
V3学院杯:全可编程SoC嵌入式系统设计大赛入围名单出炉了!
星期五, 七月 14, 2017 - 11:17 围观: 136
Xilinx全可编程器件:出色的计算密集型系统开发平台
星期五, 七月 14, 2017 - 10:29 围观: 213
大于16MB的QSPI存放程序引起的ZYNQ重启风险
星期五, 七月 14, 2017 - 09:27 围观: 315
开始你的 reVISION 堆栈之旅吧!
星期五, 七月 14, 2017 - 09:19 围观: 721
Xilinx大学计划为2017全国大学生电子设计竞赛提供FPGA专题培训
星期四, 七月 13, 2017 - 17:07 围观: 297
采用FinFET工艺中的IP克服数据转换器设计挑战
星期四, 七月 13, 2017 - 14:00 围观: 626
视频:在 DSP48E2 Slice 中使用广泛的多路复用器产品反馈
星期四, 七月 13, 2017 - 13:44 围观: 153
为什么大数据来了,FPGA火了?这篇文章中都说明白了
星期四, 七月 13, 2017 - 09:57 围观: 960
神经网络会成为机器视觉的未来趋势吗?
星期四, 七月 13, 2017 - 09:20 围观: 880
Vivado----design with IP(转载)
星期四, 七月 13, 2017 - 01:18 围观: 194
解决自动驾驶数据处理与传输难题,Zynq平台横空出世
星期三, 七月 12, 2017 - 15:30 围观: 186