跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作：推动下一代机器人系统的演进
AMD推出第二代Versal系列器件，为AI驱动型嵌入式系统提供端到端加速
五大理由｜为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
动画图解常见串行通讯协议：SPI、I²C、UART、红外
这篇文章中所展示的显示电子系统中信号波形的动图，将有助于帮助我们更好理解传输的机理。
2023-05-06 |
串行通讯
从FPGA说起的深度学习（九）- 优化最终章
在本教程中，旨在加深对深度学习和 FPGA 的理解
2023-05-06 |
FPGA
,
深度学习
AMD Xilinx FPGA 片间通信方案：AXI Chip2Chip IP 在 ASIC原型设计中的应用
本文详细介绍基于北京芯加速科技的VU13P平台，使用AXI Chip2Chip IP，开发测试了一套用于ASIC验证仿真的片间通信方案。
2023-05-05 |
片间通信
,
VU13P
,
ASIC
,
Chip2Chip
AMD公布2023年第一季度财报
AMD今日公布2023年第一季度营业额为54亿美元，毛利率44%
2023-05-05 |
AMD
,
财报
,
每日头条
Versal System Monitor (Sysmon)：过热告警行为
在 CIPS GUI 中已对 Versal System Monitor 过热 (OT) 告警进行了说明
2023-05-05 |
Versal
异步fifo为什么读空了？
在一个跨异步时钟的设计中，数据需要从A时钟域同步到B时钟域
2023-05-05 |
异步FIFO
,
跨异步时钟
使用 Vivado MIG 创建存储器接口设计
本产品指南提供了有关使用、自定义和模拟一个LogiCORE IP DDR3或DDR4 SDRAM、LPDDR3 SDRAM
2023-05-04 |
PG150
,
存储器接口
2022.2 Versal Advanced I/O Wizard：RX/TX 单端管脚和差分管脚置于单个 bank 中时出现问题
在 Vivado 2022.2 中使用 Advanced I/O Wizard 并配置源同步 TX+RX 接口时
2023-05-04 |
Vivado 2022.2
验证必备：AMBA4 SystemVerilog Asseration
今天给大家推荐下ARM自家所推出的BP063 AMBA4 SVA组件
2023-05-04 |
AMBA4
,
SystemVerilog
IP库新增10多个功能IP
本文涵盖了从初学者到专家级别的FPGA 项目及IP。所有 FPGA 项目都带有开源的源代码。
2023-05-04 |
FPGA
,
IP
Versal Premium SysMon：如何在辅助 SLR 中对 SysMon 寄存器进行寻址
要在辅助 SLR 中启用对 Sysmon 寄存器空间的访问，须在 CIPS 和 NOC GUI 执行多个步骤
2023-04-28 |
SysMon
,
Versal Premium
,
寄存器
FPGA引脚信号分配的几个原则
现在的FPGA正变得越来越复杂，向引脚分配信号的任务曾经很简单，现在也变得相当繁复
2023-04-28 |
FPGA引脚
,
信号分配
GD（兆易创新）系列FLASH进行FPGA和ZYNQ配置固化相关操作
本文主要针对使用GD（兆易创新）系列的FLASH做启动配置片时，遇到的相关问题进行简单整理复盘
2023-04-28 |
Zynq
,
zynq7045
,
兆易创新
从FPGA说起的深度学习（八）-数据并行性
在本文中，我们将提取推理内核的数据并行性
2023-04-28 |
FPGA
,
深度学习
基于AI引擎的软决策QAM解调器设计
本文描述了在Versal™ AI Core设备上实现最大对数似然比（LLR）的计算算法。
2023-04-27 |
XAPP1388
,
Versal
,
AI引擎
,
每日头条
第一页
前一页
…
63
64
65
…
下一页
末页
