跳转到主要内容
电子创新网赛灵思社区
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD 推出 Embedded+ 架构
KR260 DPU配置教程3
Vitis 统一软件平台文档
FPGA设计中计数器的常用方法和注意点
本文介绍一些计数器的常用方法和注意点
2023-01-16 |
FPGA设计
,
计数器
MMCME4_ADV与PLL4_ADV原语
UltraScale器件中时钟管理模块(CMT)包含mixed-mode clock manager (MMCM) 和phase-locked loops (PLLs)
2023-01-13 |
MMCM
,
UltraScale
,
每日头条
可编程器件的安全和防篡改挑战
本文分析了FPGA可能暴露的主要漏洞,并介绍了可编程器件制造商所采用的作为防篡改措施的技术。
2023-01-13 |
FPGA
,
可编程器件
,
Zynq UltraScale+
,
每日头条
Xilinx 7系列FPGA PCB设计指导(一)
本文讨论当前PCB技术的基础,重点是物理结构和常见假设
2023-01-13 |
7系列FPGA
,
PCB设计
AMD发布首款搭载专用AI硬件的x86处理器!
本文将研究该处理器上专用AI硬件背后的原理,深入研究AMD Ryzen AI引擎的细节
2023-01-12 |
AI
,
x86处理器
,
每日头条
,
Ryzen
Xilinx Srio IP学习笔记之初识Srio
因为工作原因,需要对rapidio 的协议进行了解,在xilinx的IP核中,是对应着Serial RapidIO Gen2 这个IP核
2023-01-12 |
RapidIO
FPGA设计中的串并和并串转换
串并、并串转化也是FPGA设计中常见的基本问题,相对来说比较简单
2023-01-12 |
FPGA设计
,
并串转换
,
串并转换
基于Xilinx的时序分析与约束(7)----非理想时钟的特性约束
为了更精确地进行时序分析,设计者还必须设定一些与运行环境相关的可预测变量和随机变量
2023-01-12 |
时序分析
,
时序约束
几种常见的关于SEM IP的冲突
SEM IP是一种比较特殊的IP。它的基本工作就是不停地后台扫描检测FPGA配置RAM中的数据
2023-01-11 |
SEM-IP
科普:一文看懂RS232和RS485通信总线
RS-232接口符合电子工业联盟(EIA)建立的串行数据通信接口标准
2023-01-11 |
RS232
,
RS485
安富利AMD KV260技术培训,助力大湾区人才队伍振兴
该培训围绕AMD的KV260视觉入门开发套件开展了一场学习分享会
2023-01-11 |
kv260
,
安富利
Hold Time违例,该如何解决
首先,从理论上讲,Hold Time违例,是因为时钟绕的太远,到达时间太晚
2023-01-11 |
Hold-Time
RFSoC应用笔记 - RF数据转换器(11):RFSoC关键配置之其他功能(二)
本文主要对RFSOC的时钟结构以及相关配置进行介绍,并简单介绍了关于复位的操作。
2023-01-10 |
RFSoC
,
RF数据转换器
关于ADC的一些讨论
为确保系统满足所需的精度规范,透彻了解不同的误差源非常重要
2023-01-10 |
ADC
Xilinx 7系列FPGA收发器架构之接收器(RX)(十三)
本节我们介绍FPGA收发器RX以下相关内容:RX字节和字对齐,RX弹性缓冲器。
2023-01-10 |
7系列FPGA
,
收发器
,
接收器
第一页
前一页
…
75
76
77
…
下一页
末页