跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
深入浅出的学习傅里叶变换
学习傅里叶变换需要面对大量的数学公式,数学功底较差的同学听到傅里叶变换就头疼
2023-01-06 |
傅里叶变换
AMD推出13个Chiplet,1460亿晶体管的Instinct MI300 加速器
Instinct MI300 是一个改变游戏规则的设计——这个数据中心 APU 混合了总共 13 个小芯片
2023-01-06 |
AMD
,
Chiplet
,
MI300
如何快速设计和部署智能机器视觉系统
本文首先回顾与开发高性能机器视觉系统有关的挑战,然后介绍 Kria KV260视觉 AI 入门套件提供的全面开发环境
2023-01-05 |
机器视觉
,
kv260
,
每日头条
如何在IPI流程中修改(以太网)IP工程(及其所包含的GT模块)的代码与属性
本文介绍如何修改IP例子工程里的IP和GT模块的源代码与属性
2023-01-05 |
IPI流程
,
以太网
,
每日头条
HDMI1.4/2.0 Subsystem官方例程的建立
本文简单介绍了Xilinx官方的HDMI例程的建立步骤
2023-01-05 |
HDMI1.4
,
视频接口
Xilinx 7系列FPGA收发器架构之接收器(RX)(十二)
本文我们继续介绍7系列FPGA收发器架构的RX部分内容
2023-01-05 |
7系列FPGA
,
收发器
,
接收器
宜鼎国际推出AMD Xilinx Powered FPGA机器视觉平台
EXMU—X261是宜鼎国际的机器视觉平台,由AMD的Xilinx Kria K26 SOM提供支持
2023-01-04 |
宜鼎国际
,
机器视觉
基于Kintex-7 FPGA的核心板电路设计
今天分享的核心板是明德扬公司研发的K7核心板,命名为MP5650
2023-01-04 |
Kintex-7
,
电路设计
基于Xilinx的时序分析与约束(5)----衍生时钟约束
衍生时钟约束必须指定时钟源,在对衍生时钟进行约束时,并不指直接对其周期
2023-01-04 |
时钟约束
,
时序分析
RFSoC应用笔记 - RF数据转换器(9):RFSoC关键配置之RF-DAC内部解析(三)
本文主要对高采样率模式、多频带操作以及IP的数据接口进行介绍。
2023-01-04 |
RFSoC
,
RF数据转换器
,
RF-DAC
支持多种网关类型!米尔基于Zynq-7010/20开发平台工业网关设计应用
米尔电子基于Xilinx Zynq-7010/20的芯片资源设计出了多网口的MYC-Y7Z010/20-V2核心板
2023-01-03 |
米尔科技
,
Zynq-7010
,
工业网关
以Vivado工具为例了解FPGA综合
在设计过程中,各个阶段的生成的文件都是.dcp,Vivado使用的是通用的模型贯穿在设计。
2023-01-03 |
Vivado
,
FPGA综合
Xilinx RFSOC GEN1 ADC和DAC简单测试
RFSOC-27DR产品是基于Zynq UltraScale + RFSoC ZU27DR主芯片的VPX平台评估板
2023-01-03 |
RFSoC
,
ADC
,
DAC
基于Xilinx的时序分析与约束(4)----主时钟约束
主时钟约束,就是我们对主时钟(Primary Clock)的时钟周期进行约束
2022-12-30 |
时钟约束
,
时序分析
在FPGA运行3D游戏的效率比在x86硬件高50倍
《Spheres Vs Shapes》是一款开源的 3D 光线追踪游戏,用 C 语言编写后又被转换为了 FPGA 比特流
2022-12-30 |
FPGA
,
3D游戏
,
Artix-7
,
每日头条
第一页
前一页
…
81
82
83
…
下一页
末页