跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
以Vivado工具为例了解FPGA综合
在设计过程中,各个阶段的生成的文件都是.dcp,Vivado使用的是通用的模型贯穿在设计。
2023-01-03 |
Vivado
,
FPGA综合
Xilinx RFSOC GEN1 ADC和DAC简单测试
RFSOC-27DR产品是基于Zynq UltraScale + RFSoC ZU27DR主芯片的VPX平台评估板
2023-01-03 |
RFSoC
,
ADC
,
DAC
基于Xilinx的时序分析与约束(4)----主时钟约束
主时钟约束,就是我们对主时钟(Primary Clock)的时钟周期进行约束
2022-12-30 |
时钟约束
,
时序分析
在FPGA运行3D游戏的效率比在x86硬件高50倍
《Spheres Vs Shapes》是一款开源的 3D 光线追踪游戏,用 C 语言编写后又被转换为了 FPGA 比特流
2022-12-30 |
FPGA
,
3D游戏
,
Artix-7
,
每日头条
Xilinx 7系列FPGA收发器架构之接收器(RX)(十一)
本文我们一起了解下GTX/GTH收发器中这两种资源的结构和使用方法
2022-12-30 |
7系列FPGA
,
收发器
,
接收器
FPGA高速信号处理的片外静态时序分析
本文作为在高速信号处理时信号输入输出的理论参考
2022-12-30 |
信号处理
,
静态时序分析
基于AMD Xilinx Artix-7 FPGA的XMC模块
Acromag XMC-7A50-AP323 是一款基于 Xilinx Artix-7 FPGA 的 XMC 模块(嵌入式计算模块)
2022-12-29 |
Artix-7
,
XMC
AMD-Xilinx FPGA功耗优化设计简介
对于FPGA来说,设计人员可以充分利用其可编程能力以及相关的工具来准确估算功耗
2022-12-29 |
FPGA
,
功耗优化
,
每日头条
RFSoC应用笔记 - RF数据转换器(8):RFSoC关键配置之RF-DAC内部解析(二)
本文主要对RF-DAC 奈奎斯特区操作、逆sinc滤波器以及数据通路的相关操作进行介绍。
2022-12-29 |
RFSoC
,
RF数据转换器
,
RF-DAC
基于Xilinx的时序分析与约束(3)----基础概念(下)
路径1、2、3实际上都是对寄存器到寄存器之间的数据路径之间的约束,而路径4则是约束纯组合逻辑
2022-12-29 |
时序分析
万字回顾AMD激荡五十年!
在本文中,我们回顾了该公司的过去,审视了通往现在的道路上的曲折,并想知道这家硅谷资深企业的未来。
2022-12-28 |
AMD
[工程师分享]嵌入式系统底层软件的复杂性
经常有人问,为什么嵌入式系统的底层软件,出问题后解决起来,耗时长
2022-12-28 |
嵌入式系统
亚科鸿禹新一代融合仿真验证系统VeriTiger®-OV19P惊艳亮相
VeriTiger®-OV19P单系统提供 8颗灵活配置的Xilinx XCVU19P FPGA,提供100多种配套子卡资源
2022-12-28 |
VeriTiger
,
亚科鸿禹
,
XCVU19P
一文了解阻塞赋值与非阻塞赋值
今天给大家普及一下阻塞赋值和非阻塞赋值的相关知识
2022-12-27 |
阻塞赋值
,
非阻塞赋值
数字通信中为什么需要时钟线
时钟线能持续不断将逻辑级别脉冲至高位和低位,每次脉冲之间持续时间“tb”以脉冲宽度来表示
2022-12-27 |
数字通信
,
时钟线
第一页
前一页
…
82
83
84
…
下一页
末页