跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
FPGA知识汇集-源同步时序系统
针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为源同步时序系统
2022-12-27 |
FPGA知识
,
时钟系统
,
时序系统
Xilinx 7系列FPGA收发器架构之接收器(RX)(十)
本节开始我们介绍7系列FPGA收发器接收部分结构
2022-12-27 |
7系列FPGA
,
收发器
,
接收器
RFSoC应用笔记 - RF数据转换器(7):RFSoC关键配置之RF-DAC内部解析(一)
本文参考官方手册,主要对RF-DAC 模拟输出进行介绍。
2022-12-26 |
RF数据转换器
,
RFSoC
,
RF-DAC
AI引擎及其应用 (v1.2)
本白皮书介绍了人工智能引擎及其应用。
2022-12-26 |
wp506
,
AI引擎
K26 SOM从emmc启动linux——2
在K26 SOM从emmc启动linux文章中,使用EMMC启动后,出现下图打印
2022-12-26 |
K26
,
LINUX
时序逻辑和组合逻辑的区别和使用
今天让我跟一起来学习一下两种逻辑的区别以及使用环境。
2022-12-26 |
时序逻辑
,
组合逻辑
利用 Design Gateway 的 IP Core 加速 Xilinx VCK190 评估套件上的 AI 应用
Xilinx 的 Versal AI Core 系列器件旨在解决有关 AI 推理的最大而独特的难题
2022-12-23 |
VCK190
,
AI
,
每日头条
Xilinx 7系列FPGA收发器架构之发送器(TX)(九)
本章继续介绍7系列FPGA收发器TX结构
2022-12-23 |
7系列FPGA
,
收发器
,
发送器
FPGA知识汇集-FPGA系统时序理论
下面来具体讨论一下系统时序需要满足的一些基本条件
2022-12-23 |
FPGA知识
,
FPGA时序
Zynq Soc嵌入式处理器,PL与PS协同工作
知道ZedBoard是性价比相对比较高的入门FPGA+ARM架构设计的开发板
2022-12-23 |
Zynq
,
嵌入式处理器
Versal 启动文件简述
Versal™ 是由多个高度耦合的可配置块组成的自适应计算加速平台 (ACAP)
2022-12-22 |
Versal
,
每日头条
Xilinx Platform Cable USB II 下载器驱动安装教程——Win10
下载器连上电脑后,在设备管理中显示为 其它设备 -> 未知设备
2022-12-22 |
JTAG下载器
,
教程
arm Linux中dma的cache管理
前两周有人询问DMA下的cache操作和dma-coherent。以前零碎看过代码。
2022-12-22 |
DMA
,
LINUX
RFSoC应用笔记 - RF数据转换器(6):RFSoC关键配置之RF-ADC内部解析(四)
本文主要对RFSoC ADC的可编程逻辑数据接口、多频带操作、以及奈奎斯特区的操作进行介绍。
2022-12-22 |
RFSoC
,
RF-ADC
,
RF数据转换器
闲谈 Vitis AI | DPU 在 UltraScale 平台下的软硬件流程 (1)
本篇主要是闲谈个人对于Vitis AI的整个开发流程的理解,主要是想帮助一下新手快速找到一个开发目标
2022-12-21 |
undefined
第一页
前一页
…
83
84
85
…
下一页
末页