利用Block Design加速设计

2022-12-15 | Block-Design, PCIe, 每日头条

Xilinx 7系列FPGA收发器架构之发送器（TX）（七）

2022-12-15 | 7系列FPGA, 收发器, 发送器

Verilog语法之`define、`undef

2022-12-15 | Verilog

数据中心加速芯片需求大爆发，FPGA正领跑市场

2022-12-14 | 数据中心加速器, FPGA, Alveo, 每日头条

FPGA开发技巧备忘录——如何修改vivado IP源码

2022-12-14 | FPGA开发, Vivado, IP源码

RFSoC应用笔记 - RF数据转换器（3）：RFSoC关键配置之RF-ADC内部解析（一）

2022-12-14 | RFSoC, RF数据转换器, ADC

Xilinx 7系列FPGA收发器架构之发送器（TX）（六）

2022-12-14 | 7系列FPGA, 收发器, 发送器

Verilog语法之条件编译指令`ifdef， `ifndef，`else， `elsif， `endif

2022-12-13 | Verilog

[工程师分享]Xilinx MPSoC FSBL中的看门狗的用法总结

2022-12-13 | MPSoC, FSBL, 看门狗, 每日头条

JESD204B时钟网络

2022-12-13 | JESD204B, 时钟网络

FPGA流控的一种方式——计算在途数量

2022-12-13 | FPGA

RFSoC应用笔记 - RF数据转换器 (2)：IP配置指南

2022-12-12 | RFSoC, RF数据转换器, IP配置

Xilinx 7系列FPGA收发器架构之共享功能（五）

2022-12-12 | 7系列FPGA, 收发器

FPGA的低功耗设计方法总结

2022-12-12 | 低功耗设计, FPGA

JESD204B的应用场景

2022-12-12 | JESD204B