跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作：推动下一代机器人系统的演进
AMD推出第二代Versal系列器件，为AI驱动型嵌入式系统提供端到端加速
五大理由｜为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
延时开始SEM功能的扫描(二)
本文介绍如何推迟XilSEM扫描功能的开始。
2024-03-12 |
Versal
,
XilSEM
,
每日头条
AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍（2）
Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器，PL 端可编程逻辑部分
2024-03-12 |
Versal
,
ALINX
UltraScale系列在时钟架构上的升级
UltraScale架构的设备在时钟架构上有显著的创新
2024-03-12 |
UltraScale
AMD聘请Thomas Zacharia拓展人工智能战略关系
AMD 宣布，Thomas Zacharia 已加入 AMD，担任战略技术合作与公共政策高级副总裁
2024-03-11 |
AMD
,
人工智能
vivado如何生成一个模块的带原语的网表
有时候我们想生成一个网表文件，但vivado默认是会生成一个dcp的文件
2024-03-11 |
Vivado
,
网表
基于CNN的图像超分辨率
本文介绍对超分辨率卷积神经网络 (SRCNN) 的三种实现方式
2024-03-11 |
CNN
Xilinx 7系列FPGA DDR控制器——mig使用总结（IP生成）
Xilinx的DDR控制器——mig core在FPGA的设计中还是一个比较大的话题
2024-03-11 |
7系列FPGA
,
DDR控制器
如何在 Vitis Unified IDE 中启用 SDTGEN 挂钩
Vitis Unified IDE使用“System Device Tree (SDT)”将硬件元数据从Vivado传递到 Vitis
2024-03-08 |
Vitis
,
SDTGEN
,
Vitis IDE
AMD Versal AI Edge 自适应计算加速平台之准备工作（1）
每个工程下面都有一个生成vivado的脚本，用于重建vivado工程
2024-03-08 |
Versal AI Edge
,
自适应计算
,
ALINX
AMD Lisa Su 荣获 2024 年imec 创新奖
颁奖典礼将表彰苏博士在推动高性能和自适应计算领域创新方面做出的贡献
2024-03-08 |
AMD
,
Lisa-Su
,
2024年imec创新奖
当代FPGA高层次综合的成果、机遇和挑战(一) - 深度学习篇
本文介绍高层次综合HLS在深度学习领域中取得的成果
2024-03-08 |
FPGA
,
高层次综合
,
深度学习
AMD Spartan UltraScale+ FPGA系列顺应三大趋势 纵横边缘未来
AMD发布了Spartan系列的最新力作——Spartan™ UltraScale+™ FPGA系列
2024-03-07 |
Spartan UltraScale+
,
AMD
,
自适应计算
2023.2 Vitis Unified IDE独立应用移植详细信息
在 2023.2 版的全新 Vitis Unified IDE 中，不再生成 DeviceID 作为索引参数用于独立 BSP 驱动程序内的
2024-03-07 |
Vitis
,
IDE
,
移植
ALINX 发布 AMD 首款 Versal AI Edge 自适应计算加速平台 SOM 及配套开发板
Versal AI Edge VE2302器件拥有应用处理单元双核Arm Cortex-A72、实时处理单元双核Arm Cortex-R5F
2024-03-07 |
VE2302
,
Versal
,
ALINX
,
自适应计算
采用AMD 3D V-Cache技术的第四代AMD EPYC处理器为技术计算赋能
在技术计算领域，客户对设计和分析工作负载有更加苛刻的要求
2024-03-07 |
EPYC处理器
,
EPYC9004
第一页
前一页
…
9
10
11
…
下一页
末页
