初级知识库

提供FPGA设计开发的初级知识包括基本的器件结构、产品动态,方案介绍等等,为FPGA开发人员提供FPGA最基础的知识。

作者:清风流云

背景:
JTAG是英文“Joint Test Action Group(联合测试行为组织)”的词头字母的简写,该组织成立于1985 年,是由几家主要的电子制造商发起制订的PCB 和IC 测试标准。JTAG 建议于1990 年被IEEE 批准为IEEE1149.1-1990 测试访问端口和边界扫描结构标准。该标准规定了进行边界扫描所需要的硬件和软件。自从1990 年批准后,IEEE 分别于1993 年和1995 年对该标准作了补充,形成了现在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要应用于:电路的边界扫描测试和可编程芯片的在线系统编程。

SmartLynq 数据线:

OpenCV库正被广泛地应用于算法原型设计,许多业界领先的厂商和计算机视觉研究机构都在使用。FPGA 可以为复杂的算法提供无与伦比的计算效率的优势,比如密集光流算法和立体视觉算法等,同时,功耗仅只有几瓦而已。然而,想要获得这一巨大优势,往往需要硬件设计专长,比如Verilog 或VHDL 语言的使用,这增加了开发难度。在本次研讨会当中,赛灵思将要向您展示一种全新的方法,该方法可以使对硬件设计不太熟悉的设计者轻松而方便地释放FPGA 硬件加速的优势,比如利用经过硬件调优的OpenCV库,完全类似CC++ 的开发环境,以及随时可用的硬件开发平台等。研讨会结束还有与专家的在线问答环节可以解答您的疑问。

时 间:2017年08月24日 10:00--12:00

专家介绍:罗霖(赛灵思亚太区工业医疗市场高级经理)

视频:比 28nm 产品提高 2-5 倍系统级每瓦性能比

赛灵思 UltraScale+ FPGA 和 MPSoC 产品组合可以提供的价值远远超过以往工艺节点进步所带来的价值。与 28nm 7 系列器件相比较而言,UltraScale+ 产品组合可以提供高达 2-5 倍的系统级每瓦性能比(Performance per Watt)。在本视频中,您将看到赛灵思是如何实现这一点的,以及如何灵活的对同一插槽上的同一器件进行每瓦性能进行调控的,以满足您对不同功耗的设计需求的。

作者:圆宵 FPGA那点事儿

之前分享过一篇LVDS接收在高温环境下不稳定的Case,这篇可以算作其姊妹篇,也是基于一个真实的Case。

问题描述:

所用器件: Kintex7-325T,-3速度等级,商业档
系统描述: 使用3个HPbank接了4片16位宽的DDR3颗粒,DDR3控制器使用MIG生成,Data Rate 为1866Mbps。使用的是Native Interface,命令和数据通道分开,分别提供一读一写2个数据通道。

作者:kenshin

随着人们对计算性能需求的增加以及数据量的显著提升,嵌入式领域传统的微处理器和外设的系统架构设计显得越来越微不足道,除此之外很多应用还要求系统在满足相关行业标准的同时还需要具有可靠性和安全性。目前在单一的处理器上同时满足处理高带宽数据、执行系统应用程序、响应实时任务请求并满足行业安全标准似乎很难,因此多核异构处理器架构应运而生。一个多核异构处理系统一般由不同类型的多个单核心或多核心处理器组成,最简单的形式是由一个多核处理器和GPU组成。

图1:异构多核处理器的时代已经到来

图1:异构多核处理器的时代已经到来

嵌入式开发必知的七个技巧

成为一个正式的嵌入式开发工程师。它是一个艰辛的过程,需要开发人员维护和管理系统的每个比特和字节。从规范完善的开发周期到严格执行和系统检查,开发高可靠性嵌入式系统的技术有许多种。今天给大家介绍7个易操作且可以长久使用的技巧,它们对于确保系统更加可靠地运行并捕获异常行为大有帮助。

技巧1——用已知值填充ROM

软件开发人员往往都是非常乐观的一群人,只要让他们的代码忠实地长时间地运行就可以了,仅此而已。微控制器跳出应用程序空间并在非预想的代码空间中执行这种情况似乎是相当少有的。然而,这种情况发生的机会并不比缓存溢出或错误指针失去引用少。它确实会发生!发生这种情况后的系统行为将是不确定的,因为默认情况下内存空间都是0xFF,或者由于内存区通常没有写过,其中的值可能只有上帝才知道。

不过有相当完备的linker或IDE技巧可以用来帮助识别这样的事件并从中恢复系统。技巧就是使用FILL命令对未用ROM填充已知的位模式。要填充未使用的内存,有很多不同的可能组合可以使用,但如果是想建立更加可靠的系统,最明显的选择是在这些位置放置ISR fault handler。如果系统出了某些差错,处理器开始执行程序空间以外的代码,就会触发ISR,并在决定校正行动之前提供储存处理器、寄存器和系统状态的机会。

简述基于EDA技术的FPGA设计

物联网、人工智能、大数据等新兴技术的推动,集成电路技术和计算机技术得到蓬勃发展。电子产品设计系统日趋数字化、复杂化和大规模集成化,各种电子系统的设计软件应运而生。在这些专业化软件中,EDA(Electronic Design Automation)具有一定的代表性。EDA技术是一种基于芯片的现代电子系统设计方法。它的优势主要集中在能用HDL语言进行输入、进行PEn(可编程器件)的设计与仿真等系统设计。现场可编程门阵列FPGA作为集成度和复杂程度最高的可编程ASIC。是ASIC的一种新型门类,它建立在创新的发明构思和先进的EDA技术之上。

EDA技术主要包括大规模可编程逻辑器件、硬件描述语言、开发软件工具及实验开发系统4个方面。其中,大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体硬件.描述语言是利用EDA技术进行电子系统设计的主要表达手段。开发软件工具是利用EDA技术进行电子系统设计的智能化与自动化设计工具。实验开发系统则是提供芯片下载电路及EDA实验、开发的外围资源。

视频:约束爆炸

本段 Xilinx 快速入门视频将探讨约束爆炸。视频探讨了是什么导致时序约束爆炸,以及如何调试和修复异常约束问题。

基于Xilinx Zynq Z7045 SoC的CNN的视觉识别应用

作者:stark

近些年来随着科学技术的不断进步,人工智能(AI)正在逐步从尖端技术变得普及。人工智能的发展涉及物联网、大规模并行计算、大数据以及深度学习算法等领域,深度学习是人工智能进步最重要的因素,它也是当前人工智能最先进、应用最广泛的核心技术。作为人工智能技术理想的应用领域,自动驾驶以及智能交通系统受到了人们广泛的关注。很多汽车企业都加入自动驾驶汽车的研究,比如特斯拉的自动辅助驾驶系统、百度阿波罗计划等。

图1:自动驾驶汽车需要具备识别道路交通情况的能力

图1:自动驾驶汽车需要具备识别道路交通情况的能力

视频:iVeia驾驶系统演示短片

iVEia 推出面向自动驾驶汽车的驾驶平台,该平台由 Perrone Robotics 和 Xilinx 联合开发。与高功耗标准计算架构相比,Xilinx MPSoC 异构计算技术可实现更小的外形、更低的功耗,以及高度的可扩展性,在其发展至自动驾驶汽车的过程中,适应各种新的算法。

同步内容