高级知识库

为FPGA高手提供所需产品、技术资讯,提供深度方案分析。

Nextera Video 公司为解决当今广播视频专业人员所面临的主要问题提供优质的产品以及解决方案,包括向 VoIP 和硬件虚拟化过渡等。SONY NMI 系统是一个即插即用的 VoIP 系统,使用 COTS IP 交换机通过 IP 提供端到端的压缩或非压缩视频。赛灵思 FPGA 为系统提供了最佳的每瓦性能比,并可根据特定的视频应用需求灵活地定制系统。

嵌入式视觉系统的概念及关键因素

作者:Aaron Behman,Adam Taylor

基于视觉的系统在很多行业和应用领域中已变得非常普遍。实际上,我们中的很多人每天就携着一个嵌入式视觉系统,比如在我们的智能手机中。这些智能设备不仅能够捕获图像和录制视频,而且还能执行增强现实的应用,这些都展示了嵌入式视觉技术是如何被普遍地广为接受。

处理能力、存储器密度和系统集成度的提升,促进了嵌入式视觉在传统和新兴应用领域( 图 1所示实例)的增长。这也使得嵌入式视觉在消费类、产业和政府领域被广泛接受,因而将在十年内实现显著增长。表 1 列出了一些嵌入式视觉的高增长领域,其中有一些显而易见,有些则不是很明显。

嵌入式视觉系统的概念及关键因素

图 1 常见的嵌入式视觉应用。

作为Xilinx大学计划全球唯一板卡供应商
DIGILENT - Xilinx大学计划全国巡回师资培训
2017重新出发!
真正上手真实设备
专业工程师全天授课讲解
官方颁发师资培训证书
坐席有限,期待您的参与!

3/31 西安 | 4/14 深圳 | 4/21 成都

■ ■ ■

01 培训主题
基于Basys3 / Nexys4 DDR的FPGA数字系统入门(一天课程,含全程动手环节)

02 参与对象
面向数字电路及数字系统设计老师

03 免费培训
此次培训活动完全免费,DIGILENT将为参加动手培训的教师提供培训资料与工作午餐。差旅费用请老师自理。

04 您将收获
● 由DIGILENT工程师手把手教您如何基于Xilinx大学计划官方FPGA教学平台开设数电及数字系统设计课程;
● 轻松舒适的交流氛围,现场与来自区域内各大高校的同行教师比肩而坐,分享探讨开课与教学经验;
● 深入了解「DIGILENT中国院校计划支持内容」与「2017教育部-DIGILENT产学合作育人项目」,您若有意向亦可现场咨询申报;

一大波FPGA招聘信息来袭,欢迎报名!

FPGA工程师朋友们,现有一大波FPGA招聘信息来袭,欢迎报名!

1、复旦微电子招聘信息
1998年7月,由复旦大学“专用集成电路与系统国家重点实验室”、上海商业投资公司和一批梦想创建中国最好的集成电路设计公司(芯片设计)的创业者联合发起创建了复旦微电子。公司成立以来,已成功地确立了在国内集成电路设计行业中举足轻重的地位。公司于2000年8月4日在香港上市(股票编号:1385),成为国内集成电路设计行业第一家上市企业。今日,复旦微电子已从10多位创业者发展为拥有600多位员工的公司,用户遍及全球各地。公司更以卓越的管理,良好的发展潜能,骄人的业绩,为国内外同行所瞩目。2011年复旦微电子荣登《福布斯亚洲》杂志编辑评选的“最佳中小上市企业”。

FAE岗位要求(一名):
1.大学本科或以上学历;
2.电子工程、计算机、微电子或相关专业,性别不限;
3.熟悉Xilinx或Altera或Lattice的FPGA芯片结构及应用;
4. 熟悉FPGA的设计、验证工具和方法,掌握Verilog/VHDL语言;
5.三年以上FPGA研发或技术支持工作经验,具有Xilinx FPGA开发经验者优先;
6.具备良好的沟通能力、表达能力、协作能力和客户服务的意识,具有独立思考和解决问题的能力;
7.有研究院所工作经历优先。

在FPGA设计中,时序就是全部

作者:Synopsys FPGA产品营销经理Angela Sutton,Synopsys FPGA应用工程师Paul Owens

当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧和帮助来设置时钟;使用像Synopsys Synplify Premier一样的工具正确地设置时序约束;然后调整参数使之满足赛灵思FPGA设计性能的目标。

FPGA的复位方法几种方法

构建最理想的复位结构有助于改善设计的密度、性能和功耗

作者: E.Srikanth
解决方案开发工程师
赛灵思公司
serusal@xilinx.com

在 FPGA 设计中,复位起到的是同步信号的作用,能够将所有的存储元件设置成已知状态。在数字电路设计中,设计人员一般把全局复位作为一个外部引脚来实现,在加电的时候初始化设计。全局复位引脚与任何其它输入引脚类似,对 FPGA 来说往往是异步的。设计人员可以使用这个信号在 FPGA 内部对自己的设计进行异步或者同步复位。

设计数字下变频器的抽取滤波器是一项艰巨任务。本文介绍一种能够完成此项任务的简便、易于理解的流程。
作者:Daniele Bagni DSP专家级现场应用工程师 赛灵思公司
daniele.bagni@xilinx.com

FPGA高级设计——时序分析和收敛

何谓静态时序分析(Static Timing Analysis,简称STA)

它可以简单的定义为:设计者提出一些特定的时序要求(或者说是添加特定的时序约束),套用特定的时序模型,针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。

Timing Closure on FPGAs

Have you ever written code that behaves correctly under a simulator only to have intermittent failures in the field? Or maybe your code no longer functions properly when you compile with a newer version of your tool chain. You review your test bench and verify 100 percent complete test coverage and that all tests have passed with no errors--yet the problem stubbornly remains.

Xilinx 大学计划

赛灵思大学计划介绍

欢迎查看 Xilinx 大学计划!加入由全球1,800多所使用 Xilinx 系统进行教学和研究的大学组成的社区。自1985年成立之日起,Xilinx 就一直与大学保持着密切联系。如今,Xilinx 大学计划可以向您免费提供我们的全套软件工具,并且为学术机构提供特价大学开发板。

新闻和专题报道

同步内容